車輛姿態是車輛控制所需的重要參數，其測量方法、測量精度與測量系統的性能和成本密切相關。隨著微處理器技術與新型傳感器技術的發展，利用加速度計、磁阻傳感器和ARM微處理器構成基于地球磁場和重力場的捷聯式姿態測量系統，已成為許多載體姿態測量的首選。同時姿態測量系統住地理勘探、石油甲臺鉆井和機器人控制方血也有著廣泛的應用。 本文研究設計了一款基于ARM處理器的姿態測量系統，在保證體積、成本和實時性的前提下，完成載體姿態角的準確測量。采用Honeywell公刊的3軸磁阻傳感器HMC1021/1022和ADI公司的2軸加速度計ADXL202以及S3C44BOX ARM7微處理器構建捷聯式姿態測量系統。磁阻傳感器和加速度計分別感應地球磁場和重力場信號，微處理器對檢測到的信號進行處理和誤差補償后，解算出的姿念角，最后由LCD顯示或者通過串行通訊接口輸出到上位機，實現姿態角的實時準確測量。 本文詳細介紹了基于地球磁場和重力場信號進行姿態測量的原理，推導了方向角、俯仰角和橫滾角求解的數學模型。完成了姿態測量系統硬件電路的設計與調試，實現了包括：uC/OS-Ⅱ操作系統的移植、加速度數據采集、地球磁場數據采集和姿態角解算等系統軟件的設計，最后對系統測量結果給出了誤差分析，添加了數字濾波、橢圓效應校正等算法來補償誤差，從而有效提高了系統測量精度。
上傳時間： 2013-07-20
上傳用戶：jkhjkh1982
隨著電子技術的發展,當前數字系統的設計正朝著速度快、容量大、體積小、重量輕的方向發展.FPGA以其功能強大,開發過程投資少、周期短,可反復修改,保密性能好,開發工具智能化等特點成為當今硬件設計的首選方式之一.由于Intel公司的MCS-51系列單片機被公認為8位機的工業標準,因此,使用FPGA模擬實現8051單片機及其外設的功能便成為大規模復雜數字系統設計中的重要課題.該文首先介紹了FPGA及Xilinx公司關于硬件設計開發的工具ISE系統,繼而用VHDL語言編寫了8051單片機功能實現的源代碼,然后為其設計了與部分外設連接的接口模塊,包括8255并行接口、SCI串行接口和KBC鍵盤接口模塊.并將它們封裝到一塊FPGA之中,最終實現了8051單片機的大部分功能.
上傳時間： 2013-07-28
上傳用戶：erkuizhang
信息技術的不斷發展,對信息的安全提出了更高的要求.在應用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現也成為一個關注的方面.該文按照確定有限域、選取曲線參數、劃分結構模塊、優化模塊算法、實現模塊設計,驗證模塊功能的順序進行書寫.為了硬件實現上的方便,設計選擇了含有Ⅱ型優化正規基的伽略域GF(2191),并在該域上構造了隨機的橢圓曲線.根據層次化、結構化的設計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優化和快速執行的效果.具體設計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設計.完成了各個模塊的設計輸入和仿真.設計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設計結構框圖.并且根據橢圓曲線的標量乘特點,提出了合適的驗證方案.該設計完成了橢圓曲線上的標量乘法運算.設計主要針對資源受限的應用環境:改進了有限域上的乘法運算、使用了沒有預處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設計的結果可以直接用來構造橢圓曲線上的簽名、驗證、密鑰交換等算法.
上傳時間： 2013-05-24
上傳用戶：zhuo0008
嵌入式系統是一種將底層硬件、實時操作系統和應用軟件相結合的專用計算機系統，在經濟社會和人們的日常生活中得到了越來越廣泛的應用。嵌入式系統的研究與開發已成為現代電子領域的重要研究方向之一。嵌入式實時操作系統是嵌入式系統應用軟件開發的支撐平臺，網絡化是主要趨勢之一。 μC/OS-Ⅱ作為一種新興的嵌入式實時操作系統，以其免費公開源碼、面向中小型應用、可搶占、多任務以及較好的移植性等突出特點，在各類嵌入式設備中得到廣泛應用。然而，μC/OS-Ⅱ內核中不支持TCP/IP協議棧，因而無法適應嵌入式設備網絡化的需要。本文的主要目標是：在計算資源嚴重受限的條件下，研究使嵌入式系統支持TCP/IP協議的策略及其實現方法。 本課題以實驗室現有的Samsung S3C44BOX芯片為核心的ARM開發板作為硬件平臺，分析了ARM7TDM[內核的特點及S3C44BOX的結構。在詳細分析實時操作系統μC/OS-Ⅱ及其內核原理的基礎上對其進行適當的改進并成功移植到ARM硬件平臺上。針對μC/OS-Ⅱ內核不支持TCP/IP協議棧的問題，引進了嵌入式TCP/IP協議uIP，將其應用到μC/OS-Ⅱ上，成為μC/OS-Ⅱ的網絡服務模塊，實現了對μC/OS-Ⅱ的網絡功能的擴充，并在uIP基礎上編寫了相關的網絡驅動程序。最后，本課題設計了基于HTTP協議的嵌入式Web服務器和基于TFTP協議的遠程文件傳輸，從而使網絡遠程監控測量和在線程序的更新下載成為現實。 本課題經過數月的軟硬件的設計和調試，已實現了最初的設計目標。測試結果表明：移植到ARM處理器上的μC/OS-Ⅱ內核可以成功實現對任務的調度；對μC/OS-Ⅱ內核擴充的TCP/IP協議——uIP可正常運行：嵌入式Web服務器和遠、程文件傳輸在實驗室局域網中的穩定運行，更加證明了本課題的成功性。
上傳時間： 2013-05-17
上傳用戶：LSPSL
本文對基于脈動陣列結構的RSA公鑰密碼協處理器進行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運算實現算法，同時系統的研究了脈動陣列結構這一專用處理器設計模型，結合器件特性設計出一種適于在FPGA上實現的模乘運算電路結構，通過引入流水線技術，實現了兩次模乘運算并行處理。在此基礎上，引入可變參數的設計理念，完成了可變參數模冪運算電路的設計與實現工作，有效的提高了算法硬件實現的靈活性。
上傳時間： 2013-07-16
上傳用戶：playboys0
隨著計算機和信息技術的飛速發展，信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時，數據、資源免泄漏也成為了人們必須注意的一個大隱患。在這個信息全球化的時代，病毒、黑客、電子竊聽欺騙、網絡攻擊都是人們所必須面對的重大問題。出于這種需要，加密自然吸引了人們的注意力，而傳統的軟件加密技術已經越來越不能滿足信息安全對運算速度和系統安全性的需求，硬件設施的開發顯示出其重要性，硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題，對安全性研究仍是不可放松的一個重要問題。 本文介紹了目前幾種流行加密算法及標準，并對典型的公鑰密碼標準RSA進一步說明。RSA算法可以進行數字簽名、數據加/解密，將其應用于數據安全領域具有很大的意義。針對于目前硬件加解密相對于軟件加解密的種種優勢，論文重點研究RSA算法的基于硬件FPGA的設計實現方案。FPGA是近幾年的超大規模集成電路設計的焦點，其速度及成本等都占有一定的優勢。對RSA算法的FPGA設計，論文主要研究兩方面的內容：密鑰生成部分中的素數檢測問題和加/解密算法中關鍵瓶頸--大數模乘及模冪運算。并進行了軟硬件的仿真、驗證與測試。論文對RSA設計模塊的可應用領域之一--智能卡及其安全性做了簡單的介紹，并對論文所研究實現的模塊在其中的應用進行了說明，從而體現了其實際應用價值。
上傳時間： 2013-07-06
上傳用戶：juyuantwo
·源碼公開的MCS 51 單片機的宏匯編器 Macro Assembler of MCS MCS-51 micro controller Version 0.12 這是一個應屆生寫的習作 盡管這個軟件A51 還未完全達到滿意的效果不過與Keil 公司的A51 配合起來使用還是不錯的 公開源碼和文檔的目的是希望能夠給一些愛好者作為學習編譯原理和C 程序設計的靶子同時也希望有更多的熱心人參與修改源碼直至
上傳時間： 2013-07-23
上傳用戶：xjz632
ARM開發板原理圖和PCB，ARM7公版。
上傳時間： 2013-06-02
上傳用戶：fanboynet
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
高可用性繫統常常采用雙路饋送功率分配，旨在實現冗餘並增強系統的可靠性。“或”二極管把兩路電源一起連接在負載點上，最常用的是肖特基二極管，目的在於實現低損耗
上傳時間： 2013-10-19
上傳用戶：BOBOniu
