<tfoot id="dlcqf"><tr id="dlcqf"></tr></tfoot>
MAX29X是美國MAXIM公司生瓣的8階開關電容低通濾波器,由于價格便宜、使用方便、設計簡單，在通訊、信號自理等領域得到了廣泛的應用。本文就其工作原理、電氣參數、設計注意事項等問題作了討論，具有一定的實用參考價值。關鍵詞：開關電容、濾波器、設計 1 引言 開關電容濾波器在近些年得到了迅速的發展，世界上一些知名的半導體廠家相繼推出了自己的開頭電容濾波器集成電路，使形狀電容濾波器的發展上了一個新臺階。 MAXIM公司在模擬器件生產領域頗具影響，它生產MAX291/292/293/294/295/296/297系列8階低通開關電容濾波器由于使用方便（基本上不需外接元件）、設計簡單（頻率響應函數是固定的，只需確定其拐角頻率即截止頻率)、尺寸小（有8-pin DIP封裝）等優點，在ADC的反混疊濾波、噪聲分析、電源噪聲抑制等領域得到了廣泛的應用。 MAX219/295為巴特活思（型濾波器，在通頻帶內，它的增益最穩定，波動小，主要用于儀表測量等要求整個通頻帶內增益恒定的場合。MAX292/296為貝塞爾（Bessel）濾波器，在通頻帶內它的群時延時恒定的，相位對頻率呈線性關系，因此脈沖信號通過MAX292/296之后尖峰幅度小，穩定速度快。由于脈沖信號通過貝塞爾濾波器之后所有頻率分量的延遲時間是相同的，故可保證波形基本不變。關于巴特活和貝塞爾濾波器的特性可能圖1來說明。圖1的蹤跡A為加到濾波器輸入端的3kHz的脈沖，這里我們把濾波器的截止頻率設為10kHZ。蹤跡B通過MAX292/296后的波形。從圖中可以看出，由于MAX292/296在通帶內具有線性相位特性，輸出波形基本上保持了方波形狀，只是邊沿處變圓了一些。方波通過MAX291/295之后，由于不同頻率的信號產生的時延不同，輸出波形中就出現了尖峰(overshoot)和鈴流(ringing)。 MAX293/294/297為8階圓型（Elliptic）濾波器，它的滾降速度快，從通頻帶到阻帶的過渡帶可以作得很窄。在橢圓型濾波器中，第一個傳輸零點后輸出將隨頻率的變高而增大，直到第二個零點處。這樣幾番重復就使阻事賓頻響呈現波浪形，如圖2所示。阻帶從fS起算起，高于頻率fS處的增益不會超過fS處的增益。在橢圓型濾波中，通頻帶內的增益存在一定范圍的波動。橢圓型濾波器的一個重要參數就是過渡比。過渡比定義為阻帶頻率fS與拐角頻率（有時也等同為截止頻率）由時鐘頻率確定。時鐘既可以是外接的時鐘，也可以是自己的內部時鐘。使用內部時鐘時只需外接一個定時用的電容既可。 在MAX29X系列濾波器集成電路中，除了濾波器電路外還有一個獨立的運算放大器（其反相輸入端已在內部接地）。用這個運算放大器可以組成配合MAX29X系列濾波器使用后的濾波、反混濾波等連續時間低通濾波器。 下面歸納一下它們的特點： ●全部為8階低通濾波器。MAX291/MAX295為巴特沃思濾波器；MAX292/296為貝塞爾濾波器；MAX293/294/297為橢圓濾波器。 ●通過調整時鐘，截止頻率的調整范圍為：0.1Hz～25kHz（MAX291/292/293*294）；0.1Hz～kHz（MAX295/296/297）。 ●既可用外部時鐘也可用內部時鐘作為截止頻率的控制時鐘。 ●時鐘頻率和截止頻率的比率：10∶1(MAX291/292/293/294);50∶1(MAX295/296/297)。 ●既可用單+5V電源供電也可用±5V雙電源供電。 ●有一個獨立的運算放大器可用于其它應用目的。 ●8-pin DIP、8-pin SO和寬SO-16多種封裝。2 管腳排列和主要電氣參數 MAX29X系列開頭電容濾波器的管腳排列如圖3所示。 管腳功能定義如下： CLK：時鐘輸入。 OP OUT：獨立運放的輸出端。 OP INT：獨立運放的同相輸入端。 OUT：濾波器輸出。 IN：濾波器輸入。 V-：負電源 。雙電源供電時搛-2.375～-5.5V之間的電壓，單電源供電時V--=-V。 V+：正電源。雙電源供電時V+=+2.35～+5.5V,單電源供電時V+=+4.75～+11.0V。 GND：地線。單電源工作時GND端必須用電源電壓的一半作偏置電壓。 NC：空腳，無連線。 MAX29X的極限電氣參數如下： 電源（V+～V-）：12V 輸入電壓（任意腳）：V--0.3V≤VIN≤V++0.3V 連續工作時的功耗：8腳塑封DIP：727mW；8腳SO：471mW；16腳寬SO：762mW；8腳瓷封DIP：640mW。 工作溫度范圍：MAX29-C-：0℃～+70℃；MAX29-E-：-40℃～+85℃；MAX29-MJA：-55℃～+125℃；保存溫度范圍：-65℃～+160℃；焊接溫度（10秒）：+300℃； 大多數的形狀電容濾波器都采用四節級連結構，每一節包含兩個濾波器極點。這種方法的特點就是易于設計。但采用這種方法設計出來的濾波器的特性對所用元件的元件值偏差很敏感。基于以上考慮，MAX29X系列用帶有相加和比例功能的開關電容持了梯形無源濾波器，這種方法保持了梯形無源濾波器的優點，在這種結構中每個元件的影響作用是對于整個頻率響應曲線的，某元件值的誤差將會分散到所有的極點，因此不值像四節級連結構那樣對某一個極點特別明顯的影響。3 MAX29X的頻率特性 MAX29X的頻率特性如圖4所示。圖中的fs都假定為1kHz。4 設計考慮 下面對MAX29X系列形狀電容濾波器的使用做些討論。4.1 時鐘信號 MAX29X系列開頭電容濾波器推薦使用的時鐘信號最高頻率為2.5MHz。根據對應的時鐘頻率和拐角頻率的比值，MAX291/MAX292/MAX293/MAX294的拐角頻率最高為25kHz.MAX295/MAX296/MAX297的拐角頻率最高為50kHz 。 MAX29X系列開關電容濾波器的時鐘信號既可幅外部時鐘直接驅動也可由內部振蕩器產生。使用外部時鐘時，無論是采用單電源供電還是雙電源供電，CLK可直接和采用+5V供電的CMOS時鐘信號發生器的輸出相連。通過調整外部時鐘的頻率，可完成濾波器拐角的實時調整。 當使用內部時鐘時，振蕩器的頻率由接在CLK端上的電容VCOSC決定： fCOSC (kHz)=105/3COSC (pF) 4.2 供電 MAX29X系列開關電容濾波器既可用單電源工作也可用雙電源工作。雙電源供電時的電源電壓范圍為±2.375～±5.5V。在實際電路中一般要在正負電源和GND之間接一旁路電容。 當采用單電源供電時，V-端接地，而GND端要通過電阻分壓獲得一個電壓參考，該電壓參考的電壓值為1/2的電源電壓，參見圖5。4.3 輸入信號幅度范圍限制 MAX29X允許的輸入信號的最大范圍為V--0.3V～V++0.3V。一般情況下在+5V單電源供電時輸入信號范圍取1V～4V,±5V雙電源供電時，輸入信號幅度范圍取±4V。如果輸入信號超過此范圍，總諧波失真THD和噪聲就大大增加；同樣如果輸入信號幅度過小（VP-P＜1V），也會造成THD和噪聲的增加。4.4 獨立運算放大器的用法 MAX29X中都設計有一個獨立的運算放大器，這個放大器和濾波器的實現無直接關系，用這個放大器可組成一個一階和二階濾波器，用于實現MAX29X之前的反混疊濾波功能鄞MAX29X之后的時鐘噪聲抑制功能。這個運算放大器的反相端已在內部和GND相連。 圖6是用該獨立運放組成的2階低通濾波器的電路，它的拐角頻率為10kHz,輸入阻抗為22Ω,可滿足MAX29X形狀電容濾波器的最小負載要求（MAX29X的輸出負載要求不小于20kΩ）可以通過改變R1、R2、R3、C1、C2的元件值改變拐角頻率。具體的元件值和拐角頻率的對應關系參見表1。
上傳時間： 2013-10-18
上傳用戶：macarco
由于掃描時間過短，導致按鍵的時候沒有掃描到。
上傳時間： 2013-10-26
上傳用戶：wangjin2945
XMT7000智能雙排顯示PID溫度調節儀
上傳時間： 2013-11-25
上傳用戶：569342831
c語言編程軟件vc6.0中文綠色版是一款免安裝中文軟件，點擊直接使用，無需安裝。 vc6.0簡介： 1、vc6.0是windows環境下最主要的應用開發系統之一。 2、是C++語言的集成開發環境 3、vc6.0與Win32緊密相連 4、強大的調試功能為大型復雜軟件的開發提供了有效的排錯手段 c語言編程軟件vc6.0中文綠色版使用流程： 1、下載VC6.0完整版到電腦，解壓 2、點擊ShortCut.exe,這時在同一文件夾下會生成VC6的快捷圖標。 3、點擊VC6圖標，這時就可以使用了。 相關資料：vc6.0使用教程
上傳時間： 2013-10-08
上傳用戶：Togetherheronce
本設計的由單片機控制的自動加料系統是與料斗式干燥機配套的加料系統。根據加料工藝要求，其工作原理是：先將真空管關閉，啟動電機，用低真空氣流將塑料樹脂粒子送入真空管，電機停轉，再將粒子排入料斗，如此循環。 在設計的控制系統中，可用一個電機控制兩個加料生產線，由方向閥切換。兩個生產線既可單獨運行，也可同時運行。假如兩者同時運行，當一生產線輸送結束后，判斷到另一個生產線排料已經結束，那么，電機不停轉而方向閥換向，從而為另一個生產線送料。這樣可以發揮控制系統和電機的效率，從而實現供料自動化。
上傳時間： 2013-10-20
上傳用戶：sdfsdfs1
The P89LPC912/913/914 are single-chip microcontrollers in low-cost 14-pin packages, based on a high performance processor architecture that executes instructions in two to four clocks, six times the rate of standard 80C51 devices. Many system level functions have been incorporated into the P89LPC912/913/914 in order to reduce component count, board space, and system cost.
上傳時間： 2013-10-12
上傳用戶：司令部正軍級
HIGH SPEED 8051 μC CORE - Pipe-lined Instruction Architecture; Executes 70% of Instructions in 1 or 2 System Clocks - Up to 25MIPS Throughput with 25MHz System Clock - 22 Vectored Interrupt Sources MEMORY - 4352 Bytes Internal Data RAM (256 + 4k) - 64k Bytes In-System Programmable FLASH Program Memory - External Parallel Data Memory Interface – up to 5Mbytes/sec DIGITAL PERIPHERALS - 64 Port I/O; All are 5V tolerant - Hardware SMBusTM (I2CTM Compatible), SPITM, and Two UART Serial Ports Available Concurrently - Programmable 16-bit Counter/Timer Array with 5 Capture/Compare Modules - 5 General Purpose 16-bit Counter/Timers - Dedicated Watch-Dog Timer; Bi-directional Reset CLOCK SOURCES - Internal Programmable Oscillator: 2-to-16MHz - External Oscillator: Crystal, RC, C, or Clock - Real-Time Clock Mode using Timer 3 or PCA SUPPLY VOLTAGE ........................ 2.7V to 3.6V - Typical Operating Current: 10mA @ 25MHz - Multiple Power Saving Sleep and Shutdown Modes 100-Pin TQFP (64-Pin Version Available) Temperature Range: –40°C to +85°C
標簽： C8051F020
上傳時間： 2013-10-12
上傳用戶：lalalal
摘要 本研究計劃之目的，在整合應用以ARM為基礎的嵌入式多媒體實時操作系統于H.264/MPEG-4多媒體上。由于H.264是一種因應實時系統(RTOS)所設計的可擴展性串流傳輸(scalability stream media communication)的編碼技術。H.264主要架構于細細粒可擴展(Fine Granula Scalability,FGS)的壓縮編碼機制。細粒度可擴展壓縮編碼技術是最新MPEG-4串流式傳輸標準，能依頻寛的差異來調整傳輸的方式。細粒度擴展縮編碼技術以編入可選擇性的增強層(enhanced layers)于碼中，來提高影像傳輸的質量。本計劃主要在于設計一種簡單有效的實時階層可擴展的影像傳輸系統。在增強層編碼及H.264的基本層(base layer)編碼上使用漸進的細粒度可擴展編碼(Progressive Fine Granularity Scalable,PFGS)能直接使用H.264的格式特色來實現FGS。同時加入了LB-LLF(Layer-Based Least-Laxity-Fir stscheduling algorithm)的排程算法，來增 進網路傳輸影像的質量。由實驗結果顯示本系統在串流影像質量PSNR值上確有較佳的效能。
上傳時間： 2014-12-26
上傳用戶：mpquest
MG3500SoC是支持H.264高清編解碼器的片上系統，內部集成一個嵌入式ARM926處理器，支持高清H.264編解碼、MPEG鄄2解碼和JPEG編解碼。介紹了MG3500SoC的主要性能特點、引腳排列、主要接口功能及在DVR上的應用，以及MG3500SoC及其周圍器件的硬件設計，提出了在設計中應注意的問題。 Abstract: The MG3500System-on-Chip（SoC）is high definition（HD）H.264codec,including ARM926-EJ processor，H.264encoder/decoder，MPEG2decoder and JPEG/MJPEG encoder/decoder.The features,pin assignments，interfaces and the typical application of MG3500in DVR are introduced in this paper.The application hardware circuit between the MG3500SoC and peripheral device are given,the questions which the syetem design needs to pay attention are explained.
上傳時間： 2013-11-12
上傳用戶：elinuxzj
第一章 序論……………………………………………………………6 1- 1 研究動機…………………………………………………………..7 1- 2 專題目標…………………………………………………………..8 1- 3 工作流程…………………………………………………………..9 1- 4 開發環境與設備…………………………………………………10 第二章 德州儀器OMAP 開發套件…………………………………10 2- 1 OMAP介紹………………………………………………………10 2-1.1 OMAP是什麼?…….………………………………….…10 2-1.2 DSP的優點……………………………………………....11 2- 2 OMAP Architecture介紹………………………………………...12 2-2-1 OMAP1510 硬體架構………………………………….…12 2-2.2 OMAP1510軟體架構……………………………………...12 2-2.3 DSP / BIOS Bridge簡述…………………………………...13 2- 3 TI Innovator套件 -- OMAP1510 ……………………………..14 2-2.1 General Purpose processor -- ARM925T………………...14 2-2.2 DSP processor -- TMS320C55x …………………………15 2-2.3 IDE Tool – CCS …………………………………………15 2-2.4 Peripheral ………………………………………………..16 第三章 在OMAP1510上建構Embedded Linux System…………….17 3- 1 嵌入式工具………………………………………………………17 3-1.1 嵌入式程式開發與一般程式開發之不同………….….17 3-1.2 Cross Compiling的GNU工具程式……………………18 3-1.3 建立ARM-Linux Cross-Compiling 工具程式………...19 3-1.4 Serial Communication Program………………………...20 3- 2 Porting kernel………………………………………………….…21 3-2.1 Setup CCS ………………………………………….…..21 3-2.2 編譯及上傳Loader…………………………………..…23 3-2.3 編譯及上傳Kernel…………………………………..…24 3- 3 建構Root File System………………………………………..…..26 3-3.1 Flash ROM……………………………………………...26 3-3.2 NFS mounting…………………………………………..27 3-3.3 支援NFS Mounting 的kernel…………………………..27 3-3.4 提供NFS Mounting Service……………………………29 3-3.5 DHCP Server……………………………………………31 3-3.6 Linux root 檔案系統……………………………….…..32 3- 4 啟動及測試Innovator音效裝置…………………………..…….33 3- 5 建構支援DSP processor的環境…………………………...……34 3-5.1 Solution -- DSP Gateway簡介……………………..…34 3-5.2 DSP Gateway運作架構…………………………..…..35 3- 6 架設DSP Gateway………………………………………….…36 3-6.1 重編kernel……………………………………………...36 3-6.2 DEVFS driver…………………………………….……..36 3-6.3 編譯DSP tool和API……………………………..…….37 3-6.4 測試……………………………………………….…….37 第四章 MP3 Player……………………………………………….…..38 4- 1 MP3 介紹………………………………………………….…….38 4- 2 MP3 壓縮原理……………………………………………….….39 4- 3 Linux MP3 player – splay………………………………….…….41 4.3-1 splay介紹…………………………………………….…..41 4.3-2 splay 編譯………………………………………….…….41 4.3-3 splay 的使用說明………………………………….……41 第五章 程式改寫………………………………………………...…...42 5-1 程式評估與改寫………………………………………………...…42 5-1.1 Inter-Processor Communication Scheme…………….....42 5-1.2 ARM part programming……………………………..…42 5-1.3 DSP part programming………………………………....42 5-2 程式碼………………………………………………………..……43 5-3 雙處理器程式開發注意事項…………………………………...…47 第六章 效能評估與討論……………………………………………48 6-1 速度……………………………………………………………...48 6-2 CPU負載………………………………………………………..49 6-3 討論……………………………………………………………...49 6-3.1分工處理的經濟效益………………………………...49 6-3.2音質v.s 浮點與定點運算………………………..…..49 6-3.3 DSP Gateway架構的限制………………………….…50 6-3.4減少IO溝通……………….………………………….50 6-3.5網路掛載File System的Delay…………………..……51 第七章 結論心得…
上傳時間： 2013-10-14
上傳用戶：a471778
