核能譜儀中的數(shù)據(jù)采集系統(tǒng)，集核探測(cè)技術(shù)、電子技術(shù)、計(jì)算機(jī)技術(shù)為一體，以多道脈沖幅度分析器為核心部件，能夠快速、準(zhǔn)確地提取出核素的相關(guān)信息及參數(shù)。現(xiàn)已于勘探、建材放射性檢測(cè)及環(huán)境放射性監(jiān)測(cè)等領(lǐng)域得到廣泛應(yīng)用。隨著嵌入式技術(shù)的發(fā)展，以32位ARM為核心的微控制器已被引入進(jìn)來(lái)，提高了數(shù)據(jù)采集的速度和精度，同時(shí)嵌入式操作系統(tǒng)的引入也為功能擴(kuò)展、系統(tǒng)集成提供了高效的開(kāi)發(fā)平臺(tái)。 本論文介紹的核數(shù)據(jù)采集系統(tǒng)即以ARM微控制器LPC2148和實(shí)時(shí)操作系統(tǒng)μC/OS-II為平臺(tái)，譜數(shù)據(jù)采集為基本功能，在此基礎(chǔ)上擴(kuò)展GPS和GPRS模塊，可實(shí)現(xiàn)GPS信息和核信號(hào)的實(shí)時(shí)、同步接收，保存和顯示，并可將采集的數(shù)據(jù)通過(guò)GPRS網(wǎng)絡(luò)及時(shí)傳到采集中心進(jìn)行譜數(shù)據(jù)處理和GPS差分定位，為野外多點(diǎn)測(cè)量及遠(yuǎn)程監(jiān)測(cè)提供了有效的手段。 課題以教育部的高等學(xué)校博士學(xué)科點(diǎn)專項(xiàng)科研基金項(xiàng)目“基于3GS技術(shù)的便攜式核地球物理數(shù)據(jù)采集系統(tǒng)研究(項(xiàng)目編號(hào)：20040616014)”為依托，本人在已有研究成果的基礎(chǔ)上，進(jìn)行了相關(guān)改進(jìn)和系統(tǒng)集成： (1)選用軌對(duì)軌運(yùn)算放大器，改進(jìn)了峰值檢測(cè)電路，增大了脈沖峰值的測(cè)量精度。 (2)數(shù)據(jù)采集系統(tǒng)以32位ARM微控制器LPC2148為核心，外圍電路帶有LCD顯示，系統(tǒng)具有低功耗、小型化、高性價(jià)比等特點(diǎn)。 (3)實(shí)現(xiàn)了核數(shù)據(jù)采集系統(tǒng)對(duì)GPS、GPRS的集成。 (4)完成嵌入式μC/OS-II操作系統(tǒng)在LPC2148上的移植、操作系統(tǒng)的搭建，及各功能模塊的設(shè)計(jì)與集成。
標(biāo)簽： ARM COS 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：標(biāo)點(diǎn)符號(hào)
可以用來(lái)學(xué)習(xí)8051IP核設(shè)計(jì)，掌握8051的開(kāi)發(fā)，以及SOC的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：jlyaccounts
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，工業(yè)生產(chǎn)過(guò)程的自動(dòng)化和智能化程度越來(lái)越高。就玻璃工業(yè)生產(chǎn)而言，以前浮法玻璃生產(chǎn)線上所用的質(zhì)量檢測(cè)都是通過(guò)利用人眼離線檢驗(yàn)或?qū)Ｓ脙x器抽樣檢測(cè)，無(wú)法滿足實(shí)時(shí)檢測(cè)的要求，并且人眼檢測(cè)只能發(fā)現(xiàn)較大的玻璃缺陷，所以玻璃質(zhì)量無(wú)法提高。目前國(guó)內(nèi)幾家大型玻璃生產(chǎn)企業(yè)都開(kāi)始采用進(jìn)口檢測(cè)設(shè)備，可以對(duì)玻璃實(shí)現(xiàn)100％在線全檢，自動(dòng)劃分玻璃等級(jí)，并獲得質(zhì)量統(tǒng)計(jì)數(shù)據(jù)，指導(dǎo)玻璃生產(chǎn)，穩(wěn)定玻璃質(zhì)量水平。 但由于價(jià)格昂貴，加上國(guó)內(nèi)浮法玻璃生產(chǎn)線現(xiàn)場(chǎng)條件復(fù)雜，需要很長(zhǎng)時(shí)間的配套和適應(yīng)，而且配件更換困難以及售后服務(wù)難以到位等問(wèn)題，嚴(yán)重束縛了國(guó)內(nèi)企業(yè)對(duì)此類設(shè)備的引進(jìn)，無(wú)法提高國(guó)內(nèi)企業(yè)在國(guó)際市場(chǎng)的競(jìng)爭(zhēng)能力。 應(yīng)對(duì)此一問(wèn)題，本文主要研究了基于DSP+ARM的獨(dú)立雙核結(jié)構(gòu)的嵌入式視頻缺陷在線檢測(cè)系統(tǒng)的可行性，提出了相應(yīng)的開(kāi)發(fā)目標(biāo)和性能參數(shù)，并在此基礎(chǔ)上主要給出了基于TI公司TMS320C6202B DSP的視頻圖像處理以及缺陷識(shí)別的總體方案、硬件設(shè)計(jì)和相應(yīng)的底層軟件模塊；同時(shí)論述了嵌入式工業(yè)控制以及網(wǎng)絡(luò)傳輸?shù)膶?shí)現(xiàn)方案——采用Samsung公司的基于ARM7內(nèi)核的S3C4510B作為主控芯片，運(yùn)行uClinux操作系統(tǒng)，設(shè)計(jì)出整個(gè)嵌入式系統(tǒng)的軟件層次模型和數(shù)據(jù)處理流程，其中編程底層的軟件模塊為上層的應(yīng)用程序提供硬件操作和流程，從而實(shí)現(xiàn)缺陷識(shí)別結(jié)果的控制與傳輸。同時(shí)，本文還對(duì)玻璃缺陷的識(shí)別原理進(jìn)行了深入的探討，總結(jié)出了圖象處理，圖象分割以及特征點(diǎn)提取等識(shí)別步驟。 本系統(tǒng)對(duì)于提高玻璃缺陷在線檢測(cè)的工藝水平、靈敏度、精度等級(jí)；提高產(chǎn)品質(zhì)量、生產(chǎn)效率和自動(dòng)化水平，降低投資及運(yùn)行成本都將有著極其重要的現(xiàn)實(shí)意義。
標(biāo)簽： ucLinux ARMDSP 雙核 玻璃
上傳時(shí)間： 2013-07-02
上傳用戶：shenglei_353
FPGA能夠減少電子系統(tǒng)的開(kāi)發(fā)風(fēng)險(xiǎn)和開(kāi)發(fā)成本,縮短上市時(shí)間,降低維護(hù)升級(jí)成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計(jì)出FPGA IP核用于SoC芯片的設(shè)計(jì).該論文的工作圍繞FPGA IP核的設(shè)計(jì)進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計(jì)優(yōu)化和FPGAIP接口方案設(shè)計(jì)兩方面進(jìn)行了研究.設(shè)計(jì)改進(jìn)了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計(jì)改進(jìn)了可編程邏輯單元(LC);對(duì)可編程連線作為"2層2類"的層次結(jié)構(gòu)進(jìn)行組織,進(jìn)行了改進(jìn)并確定了各種連線的通道寬度;結(jié)合對(duì)迷宮布線算法的分析以及benchmark電路實(shí)驗(yàn)的方法,提出了用于分段式網(wǎng)格連線的開(kāi)關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測(cè)試電路提出了FPGA IP核的測(cè)試方案;結(jié)合擴(kuò)展邊界掃描測(cè)試電路得到的編程功和自動(dòng)下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實(shí)現(xiàn)了一個(gè)10萬(wàn)系統(tǒng)門規(guī)模的FDP結(jié)構(gòu),并和編程、測(cè)試接口一起進(jìn)行版圖設(shè)計(jì),試制了FDP100k芯片.FDP100k中包括了32×32個(gè)LC,128個(gè)可編程IO單元.在FDP100k的芯片測(cè)試中,對(duì)編程寄存器、各種可編程資源進(jìn)行測(cè)試,并完成電路實(shí)現(xiàn)、性能參數(shù)測(cè)試以及IP核接口的測(cè)試,結(jié)果表明FPGA IP核的整體功能正確.
標(biāo)簽： FPGAIP
上傳時(shí)間： 2013-04-24
上傳用戶：gokk
結(jié)合視頻壓縮的理論以及IP核設(shè)計(jì)中對(duì)于仿真驗(yàn)證的要求,本文設(shè)計(jì)了視頻壓縮IP核FPGA仿真驗(yàn)證平臺(tái).其硬件子平臺(tái)以Xilinx公司XC2V3000為核心,針對(duì)視頻壓縮IP核應(yīng)用仿真要求設(shè)計(jì)外圍電路,構(gòu)建一個(gè)視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動(dòng)軟件作為軟件解碼子平臺(tái).同時(shí)還設(shè)計(jì)了完全獨(dú)立于硬件之外的ModelSim軟件仿真驗(yàn)證平臺(tái).以FPGA仿真驗(yàn)證平臺(tái)為載體,本文設(shè)計(jì)了基于H.263協(xié)議的視頻壓縮IP核.經(jīng)過(guò)ModelSim下的軟件平臺(tái)仿真調(diào)試與硬件平臺(tái)調(diào)試相結(jié)合的手段,作者完成了視頻壓縮IP核的仿真驗(yàn)證.
上傳時(shí)間： 2013-05-31
上傳用戶：ikemada
單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開(kāi)發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開(kāi)發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤(pán)的監(jiān)測(cè)掃描、鍵盤(pán)確認(rèn)、按鍵識(shí)別等應(yīng)用。
標(biāo)簽： FPGA 8051 單片機(jī) IP核
上傳時(shí)間： 2013-04-24
上傳用戶：1417818867
USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費(fèi)類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場(chǎng)的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計(jì)，主要對(duì)其中的串行接口引擎(SIE)的設(shè)計(jì)進(jìn)行討論。 該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過(guò)UTMI接口或ULPI接口的PHY與USB2.0主機(jī)端進(jìn)行通信；另一側(cè)則通過(guò)AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個(gè)大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實(shí)現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個(gè)IP核的核心部分，進(jìn)一步分為四個(gè)子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點(diǎn)緩沖模塊)。GLC模塊負(fù)責(zé)整個(gè)IP的復(fù)位控制，IP時(shí)鐘的開(kāi)關(guān)提示等；PIE模塊負(fù)責(zé)處理USB的事務(wù)級(jí)傳輸，包括組包解包等；SIF模塊負(fù)責(zé)協(xié)議相關(guān)寄存器組和端點(diǎn)緩沖區(qū)的讀寫(xiě)，跨時(shí)鐘域信號(hào)的處理和PIE所需的控制信號(hào)的產(chǎn)生；AHB模塊負(fù)責(zé)IP核與ARM通信和DMA功能的實(shí)現(xiàn)。 該IP核的軟件設(shè)計(jì)遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實(shí)現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計(jì)了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過(guò)軟件實(shí)現(xiàn)常規(guī)數(shù)據(jù)讀寫(xiě)訪問(wèn)、內(nèi)部DMA或外部DMA等多種方式的切換。 本IP已經(jīng)通過(guò)EDA驗(yàn)證和FPGA測(cè)試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實(shí)現(xiàn)了多個(gè)U盤(pán)。這個(gè)FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計(jì)是正確的。
上傳時(shí)間： 2013-05-17
上傳用戶：qqoqoqo
本論文以開(kāi)發(fā)基于ARM核的USB2.0-AHB接口IP此項(xiàng)目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計(jì)和開(kāi)發(fā)一個(gè)基于WDM的主機(jī)端驅(qū)動(dòng)程序。開(kāi)發(fā)該驅(qū)動(dòng)程序的目的是為了對(duì)該IP進(jìn)行FPGA測(cè)試以及配合設(shè)備端驅(qū)動(dòng)程序的開(kāi)發(fā)，該驅(qū)動(dòng)程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對(duì)Flash的操作五項(xiàng)主要功能。 論文首先介紹了基于WDM的USB驅(qū)動(dòng)程序設(shè)計(jì)原理，其中包括了從結(jié)構(gòu)到通信流對(duì)USB主機(jī)系統(tǒng)的介紹，編寫(xiě)WDM驅(qū)動(dòng)程序的基礎(chǔ)理論(主要介紹了數(shù)個(gè)相關(guān)的重要概念、驅(qū)動(dòng)程序的基本組成)，以及在開(kāi)發(fā)對(duì)Flash操作的例程會(huì)使用到的Mass Storage類協(xié)議的簡(jiǎn)要介紹。在介紹設(shè)計(jì)原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個(gè)方面簡(jiǎn)要描述了該IP的系統(tǒng)設(shè)計(jì)。接著論文通過(guò)分析主機(jī)端驅(qū)動(dòng)程序功能需求，提出了驅(qū)動(dòng)程序的總體構(gòu)架以及分步式的設(shè)計(jì)流程，具體步驟是先實(shí)現(xiàn)驅(qū)動(dòng)程序的正常加載以及基本PnP功能，然后實(shí)現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對(duì)Flash操作例程的設(shè)計(jì)。隨后論文詳細(xì)闡述了對(duì)上述五項(xiàng)主要功能模塊的設(shè)計(jì)；其中對(duì)Flash操作例程的設(shè)計(jì)是難點(diǎn)，作者通過(guò)分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細(xì)設(shè)計(jì)方案。論文最后簡(jiǎn)要介紹了調(diào)試驅(qū)動(dòng)程序的方法，以及驅(qū)動(dòng)程序的測(cè)試內(nèi)容、部分測(cè)試結(jié)果以及測(cè)試結(jié)論。 本論文研究對(duì)象為基于ARM核的USB2.0-AHB接口IP主機(jī)端驅(qū)動(dòng)程序，因?yàn)槠溲芯恐黧w是一個(gè)基于WDM的主機(jī)端驅(qū)動(dòng)程序，因此有其普遍性；但是它以開(kāi)發(fā)基于ARM核的USB2.0-AHB接口IP這個(gè)項(xiàng)目為依托，其目的是為項(xiàng)目服務(wù)，因此它有其特殊性。它是一項(xiàng)既有普遍性又有特殊性的研究。
上傳時(shí)間： 2013-05-19
上傳用戶：2007yqing
熱釋電紅外測(cè)溫儀是一種利用物體熱釋電效應(yīng)而制成的新型紅外測(cè)溫儀器，它以黑體輻射定律作為理論基礎(chǔ)，是光學(xué)理論和微電子學(xué)綜合發(fā)展的產(chǎn)物。與傳統(tǒng)的測(cè)溫方式相比，具有響應(yīng)時(shí)間短、非接觸、不干擾被測(cè)溫場(chǎng)、使用壽命長(zhǎng)、操作方便等一系列優(yōu)點(diǎn)。 本文詳細(xì)介紹了熱釋電紅外測(cè)溫儀測(cè)溫的基本原理和實(shí)現(xiàn)方法，以熱釋電紅外測(cè)溫儀現(xiàn)階段的技術(shù)作為參考，提出并研制了一種基于ARM內(nèi)核的高性能的嵌入式微處理器的熱釋電紅外測(cè)溫系統(tǒng)。詳細(xì)介紹了該系統(tǒng)的構(gòu)成和實(shí)現(xiàn)方式，給出了硬件原理圖和軟件的設(shè)計(jì)流程圖。文中還對(duì)影響熱釋電紅外測(cè)溫儀測(cè)溫精度的因素和軟硬件的相關(guān)設(shè)計(jì)做了詳細(xì)的分析，并采取了相應(yīng)措施，本文主要做了以下工作： 闡述了紅外測(cè)溫儀的發(fā)展現(xiàn)狀和分類，并指出了本文的研究意義：闡述了熱釋電紅外測(cè)溫儀的原理，并對(duì)目前紅外測(cè)溫儀的幾種方案的優(yōu)缺點(diǎn)進(jìn)行了詳細(xì)的介紹：對(duì)ARM核微處理器作了詳細(xì)的介紹，并對(duì)本文用到的ARM核芯片LPC2132的功能特點(diǎn)和結(jié)構(gòu)做了詳細(xì)的介紹；詳細(xì)分析了系統(tǒng)的功能要求，提出了總體設(shè)計(jì)方案，并在此基礎(chǔ)上進(jìn)行了系統(tǒng)的硬件設(shè)計(jì)，對(duì)每個(gè)部分所完成的功能和設(shè)計(jì)思路作了說(shuō)明；介紹了系統(tǒng)的軟件設(shè)計(jì)，以流程圖的方式介紹了各個(gè)功能的具體實(shí)現(xiàn)；對(duì)影響紅外測(cè)溫儀的測(cè)溫誤差的因素進(jìn)行了分析，對(duì)系統(tǒng)中出現(xiàn)的軟硬件干擾問(wèn)題做了相應(yīng)的抗干擾措施；為本文研究的主要結(jié)論，對(duì)系統(tǒng)的進(jìn)一步的研究工作進(jìn)行了展望。
標(biāo)簽： ARM 熱釋電紅外 測(cè)溫 儀的研制
上傳時(shí)間： 2013-07-06
上傳用戶：kkchan200
本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開(kāi)發(fā)著手，研究了AES算法的設(shè)計(jì)原則、數(shù)學(xué)知識(shí)、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。 針對(duì)ARM核的體系結(jié)構(gòu)及特點(diǎn)，對(duì)AES算法進(jìn)行了優(yōu)化設(shè)計(jì)，提出了從AES算法本身和其結(jié)構(gòu)兩個(gè)方面進(jìn)行優(yōu)化的方法，在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來(lái)的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡(jiǎn)單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個(gè)32位的寄存器對(duì)128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計(jì)；在密鑰擴(kuò)展上的優(yōu)化設(shè)計(jì)是采用內(nèi)部擴(kuò)展，即在進(jìn)行每一輪的運(yùn)算過(guò)程的同時(shí)算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行；加密和解密優(yōu)化設(shè)計(jì)是將輪函數(shù)查表操作中的四個(gè)操作表查詢工作合并成一個(gè)操作表查詢工作，同時(shí)為了使加密代碼在解密代碼中可重用，節(jié)省硬件資源，在解密過(guò)程中采用了與加密相一致的過(guò)程順序。 根據(jù)上述的優(yōu)化設(shè)計(jì)，基于ARM核嵌入式系統(tǒng)的ADS開(kāi)發(fā)環(huán)境，提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測(cè)試方案，總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則，在集成開(kāi)發(fā)環(huán)境下對(duì)算法進(jìn)行了實(shí)現(xiàn)，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果，并得劍了正確驗(yàn)證。在性能測(cè)試的過(guò)程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法，使算法具有較高的加密速度。
標(biāo)簽： ARM AES 嵌入式系統(tǒng) 算法優(yōu)化
上傳時(shí)間： 2013-04-24
上傳用戶：liansi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
