這是一個(gè)二維的上提式9/7離散小波的Verilog的源碼,此為Encoder
上傳時(shí)間： 2016-05-04
上傳用戶(hù)：zhaiye
最小平方近似法 (least-squares approximation) 是用來(lái)求出一組離散 (discrete) 數(shù)據(jù)點(diǎn)的近似函數(shù) (approximating function)，作實(shí)驗(yàn)所得的數(shù)據(jù)亦常使用最小平方近似法來(lái)達(dá)成曲線(xiàn)密合 (curve fitting)。以下所介紹的最小平方近似法是使用多項(xiàng)式作為近似函數(shù)，除了多項(xiàng)式之外，指數(shù)、對(duì)數(shù)方程式亦可作為近似函數(shù)。關(guān)於最小平方近似法的計(jì)算原理，請(qǐng)參閱市面上的數(shù)值分析書(shū)籍
標(biāo)簽： least-squares approximation approximating discrete
上傳時(shí)間： 2015-06-21
上傳用戶(hù)：SimonQQ
關(guān)於組合數(shù)學(xué)及離散數(shù)學(xué)的題目，有g(shù)ary碼、分割方式、排列方式、組合方式
標(biāo)簽：
上傳時(shí)間： 2014-08-24
上傳用戶(hù)：lizhen9880
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：cjf0304
設(shè)計(jì)時(shí)需要過(guò)一款簡(jiǎn)單、低成本的閂鎖電路 (latch circuit) ？圖一顯示的就是這樣一款電路，基本上是一個(gè)可控矽整流器(SCR)，結(jié)合了一些離散組件，只需低成本的元件便可以提供電源故障保護(hù)。
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：zq70996813
彈性波中瑞雷波的正演計(jì)算。求解多層瑞雷波頻散曲線(xiàn)。計(jì)算速度快。（專(zhuān)業(yè)小軟件）
上傳時(shí)間： 2015-04-22
上傳用戶(hù)：cccole0605
任務(wù)分配最小耗散路徑選擇算法，輸入為路徑權(quán)值矩陣，輸出為選擇的路徑
上傳時(shí)間： 2015-12-04
上傳用戶(hù)：bibirnovis
]從光波的空間相干性出發(fā),由衍射理論證明擴(kuò)展光源具有“相干面積極小”的特點(diǎn),指出擴(kuò)展 光源相干面積實(shí)際上就是“散斑”,在非激光束照明時(shí),由于色模糊存在,這些“散斑”是無(wú)法觀察。利用 此結(jié)論可解釋擴(kuò)展光源照明情況下,等傾干涉及等厚干涉條紋的定域性。并指出如果把擴(kuò)展光源換成 激光束,等傾干涉及等厚干涉條紋將不再定域。
上傳時(shí)間： 2014-01-21
上傳用戶(hù)：我干你啊
數(shù)據(jù)結(jié)構(gòu)算法的小作業(yè)，開(kāi)散列的算法，附有注釋。
標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) 算法
上傳時(shí)間： 2015-10-28
上傳用戶(hù)：Andy123456
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
