-
LAYOUT REPORT .............. 1
目錄.................. 1
1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2
2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2
3. 基準點 (光學(xué)點) -for SMD:........... 4
4. 標記 (LABEL ING)......... 5
5. VIA HOLE PAD................. 5
6. PCB Layer 排列方式...... 5
7.零件佈置注意事項 (PLACEMENT NOTES)............... 5
8. PCB LAYOUT 設(shè)計............ 6
9. Transmission Line ( 傳輸線 )..... 8
10.General Guidelines – 跨Plane.. 8
11. General Guidelines – 繞線....... 9
12. General Guidelines – Damping Resistor. 10
13. General Guidelines - RJ45 to Transformer................. 10
14. Clock Routing Guideline........... 12
15. OSC & CRYSTAL Guideline........... 12
16. CPU
標簽：
layout
pcb
上傳時間：
2013-12-20
上傳用戶：康郎
-
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯(lián)板的設(shè)計驗驗。
PCB設(shè)計的經(jīng)驗建議:
1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm,
2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理.
4.連板掏空長度超過板長度的1/2時,需加補強邊.
5.陰陽板的設(shè)計需作特殊考量.
6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟性.
7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標簽：
PCB
阻抗匹配
計算工具
教程
上傳時間：
2014-12-31
上傳用戶：sunshine1402
-
DesignSpark PCB 第3版現(xiàn)已推出!
包括3種全新功能:
1. 模擬介面 Simulation Interface
2. 設(shè)計計算機 Design Calculator
3. 零件群組 Component Grouping
第3版新功能介紹 (含資料下載)
另外, 中文版的教學(xué)已經(jīng)準備好了, 備有簡體和繁體版, 趕快下載來看看!
設(shè)計PCB產(chǎn)品激活：激活入品
Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標簽：
DesignSpark
PCB
設(shè)計工具
免費下載
上傳時間：
2013-10-19
上傳用戶：小眼睛LSL
-
DesignSpark PCB 第3版現(xiàn)已推出!
包括3種全新功能:
1. 模擬介面 Simulation Interface
2. 設(shè)計計算機 Design Calculator
3. 零件群組 Component Grouping
第3版新功能介紹 (含資料下載)
另外, 中文版的教學(xué)已經(jīng)準備好了, 備有簡體和繁體版, 趕快下載來看看!
設(shè)計PCB產(chǎn)品激活：激活入品
Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標簽：
DesignSpark
PCB
設(shè)計工具
免費下載
上傳時間：
2013-10-07
上傳用戶：a67818601
-
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯(lián)板的設(shè)計驗驗。
PCB設(shè)計的經(jīng)驗建議:
1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm,
2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理.
4.連板掏空長度超過板長度的1/2時,需加補強邊.
5.陰陽板的設(shè)計需作特殊考量.
6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟性.
7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標簽：
PCB
阻抗匹配
計算工具
教程
上傳時間：
2013-10-15
上傳用戶：3294322651
-
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標簽：
layout
design
pcb
硬件工程師
上傳時間：
2013-11-17
上傳用戶：cjf0304
-
LAYOUT REPORT .............. 1
目錄.................. 1
1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2
2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2
3. 基準點 (光學(xué)點) -for SMD:........... 4
4. 標記 (LABEL ING)......... 5
5. VIA HOLE PAD................. 5
6. PCB Layer 排列方式...... 5
7.零件佈置注意事項 (PLACEMENT NOTES)............... 5
8. PCB LAYOUT 設(shè)計............ 6
9. Transmission Line ( 傳輸線 )..... 8
10.General Guidelines – 跨Plane.. 8
11. General Guidelines – 繞線....... 9
12. General Guidelines – Damping Resistor. 10
13. General Guidelines - RJ45 to Transformer................. 10
14. Clock Routing Guideline........... 12
15. OSC & CRYSTAL Guideline........... 12
16. CPU
標簽：
layout
pcb
上傳時間：
2013-10-29
上傳用戶：1234xhb
-
一個很好用的 lcd 時鐘程序 C語言
#include<reg51.h>
#include<stdio.h>
//定義計時器0 的重裝值
#define RELOAD_HIGH 0x3C
#define RELOAD_LOW 0xD2
//定義按鍵彈跳時間
#define DB_VAL
//定義設(shè)置模式的最大時間間隔
#define TIMEOUT 200
//定義游標位置常數(shù)
#define HOME 0
#define HOUR 1
#define MIN 2
#define SEC 3
標簽：
include
define
RELOAD
stdio
上傳時間：
2014-12-19
上傳用戶：zukfu
-
小弟撰寫的類神經(jīng)pca對圖片的壓縮與解壓縮,對來源圖片training過後,可使用該張圖像的特性(eigenvalue和eigenvetex)來對別張圖解壓縮,非常有趣的方式,再設(shè)定threashold時注意時值不要過大,因為這牽涉inverse matrex的計算.
標簽：
eigenvalue
eigenvetex
threashol
training
上傳時間：
2015-12-02
上傳用戶：wpwpwlxwlx
-
簡要介紹本文件的目的是，針對潮濕、再流焊和工藝敏感器件，向生產(chǎn)商和用戶提供標準的操作、包裝、運輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會導(dǎo)致合格率和可靠性的降低。一旦正確執(zhí)行IPC/JEDEC J-STD-033D，這些工藝可以提供從密封時間算起12個月的最短保質(zhì)期。由IPC和JEDEC開發(fā)。一般的IC封裝零件都需要根據(jù)MSL標準管控零件暴露於環(huán)境濕度的時間，以確保零件不會因為過度吸濕在過回焊爐時發(fā)生popcom(爆裂)或delamination(分層)的后果，不同的零件封裝會產(chǎn)生不同的MSL等級，當(dāng)濕氣進入零件越多，零件因溫度而膨脹剝離的風(fēng)險就越高，基本上濕度敏感的零件在出廠前都會經(jīng)過一定時間及溫度的烘烤，然后連同乾燥劑(desiccant)一起加入真空包裝中來達到最低的濕氣入侵可能。本文件的目的是，針對潮濕/再流焊敏感表面貼裝器件，向生產(chǎn)商和用戶提供標準的操作、包裝、運輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會導(dǎo)致合格率和可靠性的降低。一旦正確執(zhí)行，這些工藝可以提供從密封時間算起12個月的最短保質(zhì)期。由IPC和JEDEC開發(fā)。
標簽：
ipc
j-std-033d
上傳時間：
2022-06-26
上傳用戶：
