精品自拍偷拍,亚洲免费不卡,国产欧美日韩一区

雷達(dá)系統(tǒng)

《雷達(dá)系統(tǒng)》是中航雷達(dá)與電子設(shè)備研究院在國(guó)防工業(yè)出版社2005年出版圖書(shū)，該書(shū)可以供從事雷達(dá)和雷達(dá)對(duì)抗專業(yè)的工程技術(shù)人員使用，有可作為雷達(dá)和電子工程專業(yè)的教材和教學(xué)參考書(shū)。

基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).rar

數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿足目前對(duì)軟件無(wú)線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器?？筛鶕?jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。在系統(tǒng)工作過(guò)程控制上，通過(guò)VB程序編寫(xiě)了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。

標(biāo)簽： FPGA 控制高速數(shù)據(jù)

上傳時(shí)間： 2013-07-09

上傳用戶：sdfsdfs
基于DSP/FPGA的多波形數(shù)字脈沖壓縮系統(tǒng)硬件的研究與實(shí)現(xiàn)

現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過(guò)發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時(shí)，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過(guò)程。同時(shí)，數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時(shí)寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(hào)(LFM)，非線性調(diào)頻信號(hào)(NLFM)和Taylor四相碼信號(hào)，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個(gè)脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號(hào)輸入電路的優(yōu)化和差分輸入時(shí)鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個(gè)脈壓系統(tǒng)正確穩(wěn)定地工作。同時(shí)以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個(gè)鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對(duì)齊、求模和數(shù)據(jù)向下一級(jí)的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。

標(biāo)簽： FPGA DSP 多波形壓縮系統(tǒng)

上傳時(shí)間： 2013-06-11

上傳用戶：qq277541717
基于VC++和Direct3D的雷達(dá)PPI顯示器仿真

雷達(dá)顯控終端作為對(duì)雷達(dá)數(shù)據(jù)的直觀表述，是各種雷達(dá)系統(tǒng)中的重要組成部分。該文對(duì)Direct3D 和雷達(dá)顯示器進(jìn)行介紹，并在此基礎(chǔ)上，提出一種新的基于VC++和Direct3D 的雷達(dá)P 型顯示器仿真模型

標(biāo)簽： Direct3D PPI VC 雷達(dá)

上傳時(shí)間： 2013-06-19

上傳用戶：
基于ARM的便攜式雷達(dá)終端設(shè)計(jì)

雷達(dá)顯示與控制終端是雷達(dá)系統(tǒng)的重要組成部分，它必須能夠?qū)走_(dá)進(jìn)行精確的控制，同時(shí)對(duì)從雷達(dá)獲取的數(shù)據(jù)進(jìn)行有效的處理，將獲取的目標(biāo)信息以直觀、有效、準(zhǔn)確的方式呈現(xiàn)給雷達(dá)控制者。本文開(kāi)展基于ARM的便攜式戰(zhàn)場(chǎng)偵察雷達(dá)終端的研究與設(shè)計(jì)，采用目前先進(jìn)的嵌入式系統(tǒng)技術(shù)，設(shè)計(jì)能夠完成顯示與控制的智能終端，這對(duì)提高便攜式戰(zhàn)場(chǎng)偵察雷達(dá)的性能具有重要的意義。便攜式雷達(dá)終端的設(shè)計(jì)主要包括硬件平臺(tái)的構(gòu)建、軟件開(kāi)發(fā)平臺(tái)的搭建和終端應(yīng)用軟件的開(kāi)發(fā)。硬件平臺(tái)的構(gòu)建是整個(gè)設(shè)計(jì)的基礎(chǔ)，硬件平臺(tái)采用基于ARM920T的多接口高性能CPU S3C2410X處理器。軟件開(kāi)發(fā)平臺(tái)的構(gòu)建基于宿主機(jī)——目標(biāo)機(jī)模式。雷達(dá)顯示控制終端應(yīng)用軟件的開(kāi)發(fā)包括：根據(jù)顯控終端軟件功能需求，進(jìn)行軟件模塊劃分；GUI界面程序的設(shè)計(jì)；電子地圖的顯示處理程序設(shè)計(jì)；雷達(dá)目標(biāo)信息顯示程序的設(shè)計(jì)；基于Qt/Embedded的串口通信程序的編寫(xiě)。考慮到雷達(dá)顯示控制終端軟件的穩(wěn)定性、可靠性和實(shí)用性，軟件設(shè)計(jì)基于嵌入式Linux操作系統(tǒng)，利用C++語(yǔ)言、Qt等相關(guān)軟件工具包進(jìn)行軟件開(kāi)發(fā)。本文研究了嵌入式Linux與嵌入式GUI技術(shù)，在此基礎(chǔ)上完成了便攜式雷達(dá)終端硬件平臺(tái)的構(gòu)建和終端系統(tǒng)應(yīng)用軟件的編寫(xiě)與調(diào)試等工作，設(shè)計(jì)實(shí)現(xiàn)的便攜式雷達(dá)終端符合現(xiàn)代雷達(dá)終端的各項(xiàng)要求。

標(biāo)簽： ARM 便攜式雷達(dá) 終端設(shè)計(jì)

上傳時(shí)間： 2013-06-18

上傳用戶：asasasas
基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答處理器

該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運(yùn)作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對(duì)傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號(hào)處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號(hào)處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號(hào)處理器中的應(yīng)用,使用VHDL語(yǔ)言設(shè)計(jì)FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計(jì)數(shù)、方位計(jì)數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報(bào)表等功能.長(zhǎng)時(shí)間的成功試驗(yàn)表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號(hào)處理器在3毫秒內(nèi)可以同時(shí)處理四個(gè)重疊應(yīng)答,計(jì)算所接收的每一個(gè)脈沖的到達(dá)方向,得到真實(shí)脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個(gè)重要意義是對(duì)傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號(hào)處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個(gè)方面有質(zhì)的飛躍.

標(biāo)簽： FPGA DSP 二次雷達(dá) 處理器

上傳時(shí)間： 2013-04-24

上傳用戶：gokk
基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)

數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿足目前對(duì)軟件無(wú)線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。在系統(tǒng)工作過(guò)程控制上，通過(guò)VB程序編寫(xiě)了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。

標(biāo)簽： FPGA 控制高速數(shù)據(jù) 采集系統(tǒng)

上傳時(shí)間： 2013-06-09

上傳用戶：lh25584
基于FPGA的雷達(dá)時(shí)序控制器設(shè)計(jì)與實(shí)現(xiàn)

雷達(dá)是由許多具有不同功能的分立模塊組成作為一個(gè)非常復(fù)雜的系統(tǒng)，不同模塊之間必須按照一定的時(shí)序協(xié)調(diào)工作。雷達(dá)時(shí)序控制器以觸發(fā)脈沖的形式，為這些模塊提供工作所需的精確時(shí)序?，F(xiàn)代雷達(dá)系統(tǒng)的時(shí)序控制主要采用MCU、 ...

標(biāo)簽： FPGA 雷達(dá) 時(shí)序制器設(shè)計(jì)

上傳時(shí)間： 2013-07-05

上傳用戶：yhm_all
基于ADSP-TS201的著陸雷達(dá)恒虛警電路實(shí)現(xiàn)

恒虛警在著陸雷達(dá)系統(tǒng)中有著重要的作用和地位。恒虛警處理可以避免雜波變化影響檢測(cè)閾值，提高雷達(dá)在各種干擾情況下的檢測(cè)能力。文章首先介紹了恒虛警檢測(cè)的原理，然后對(duì)幾種典型方法進(jìn)行了比較，選定單元平均選大恒虛警檢測(cè)方法進(jìn)行設(shè)計(jì)，并且實(shí)現(xiàn)了基于ADSP-TS201的恒虛警處理，最后通過(guò)Visual DSP++進(jìn)行了仿真驗(yàn)證。

標(biāo)簽： ADSP-TS 201 雷達(dá) 恒虛警

上傳時(shí)間： 2013-10-27

上傳用戶：lixinxiang
W波段雷達(dá)導(dǎo)引頭技術(shù)分析

由于電子對(duì)抗技術(shù)的飛速發(fā)展，低頻段電子干擾設(shè)備已經(jīng)非常完善，低頻段主動(dòng)雷達(dá)的工作效能相應(yīng)地大幅度降低。為了提高雷達(dá)系統(tǒng)的抗干擾能力，通過(guò)對(duì)國(guó)內(nèi)外雷達(dá)技術(shù)發(fā)展趨勢(shì)的研究，以及影響雷達(dá)系統(tǒng)抗干擾能力主要因素的分析，說(shuō)明了采用更高頻段的雷達(dá)導(dǎo)引頭技術(shù)發(fā)展的重要性。以W波段雷達(dá)導(dǎo)引頭技術(shù)發(fā)展及應(yīng)用為前提，對(duì)其中需要解決的關(guān)鍵技術(shù)進(jìn)行了分解，論述了W波段雷達(dá)導(dǎo)引頭的基本實(shí)現(xiàn)方案、關(guān)鍵技術(shù)解決途徑，得出W波段雷達(dá)導(dǎo)引頭技術(shù)發(fā)展具有策略上的必要性和技術(shù)上的可行性的結(jié)論。

標(biāo)簽： W波段雷達(dá)導(dǎo)引頭技術(shù)分析

上傳時(shí)間： 2013-12-04

上傳用戶：mikesering
LFM連續(xù)波雷達(dá)信道設(shè)計(jì)及關(guān)鍵技術(shù)研究

LFM連續(xù)波雷達(dá)系統(tǒng)中，從發(fā)射通道泄露的強(qiáng)發(fā)射信號(hào)、近距離目標(biāo)的強(qiáng)回波信號(hào)和天線罩的強(qiáng)反射信號(hào)會(huì)對(duì)接收機(jī)性能造成嚴(yán)重影響。低相噪高線性度的發(fā)射信號(hào)會(huì)顯著提升雷達(dá)系統(tǒng)性能。介紹了LFM連續(xù)波雷達(dá)信道的設(shè)計(jì)。對(duì)其中的低相噪高線性度信號(hào)產(chǎn)生、收發(fā)隔離度控制和頻率靈敏度控制（SFC）等關(guān)鍵技術(shù)進(jìn)行了研究，這些技術(shù)在工程上有較高的應(yīng)用價(jià)值。

標(biāo)簽： LFM 連續(xù)波關(guān)鍵技術(shù) 雷達(dá)信道

上傳時(shí)間： 2013-10-26

上傳用戶：看到了沒(méi)有

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频