日韩精品福利一区二区三区,亚洲综合五月,国产成人福利av

電動(dòng)車控制器

風力發電機系統變速恒頻控制器的研究與設計.rar

目前，能源危機與環境污染已經備受關注，被各個國家提上紀事日程。在眾多的新能源中，風能以它可再生、清潔、無污染等特點受到人們的青睞。在風力發電技術上也從獨立型逐漸向并網型轉變，因此并網技術已成為主流。由于變速恒頻具有發電量大，對風電場風速的變化適應性好具有較高的葉尖速比等優點，所以變速恒頻必然會取代恒速恒頻。實現變速恒頻的風力發電機組有很多種，其中永磁同步直驅式風力發電機由于不需要齒輪箱，因而改善風能轉換效率，減小維護，降低了噪音，提高可靠性，本文以永磁同步直驅式發電系統為研究對象。本文針對永磁同步直驅式發電雙PWM變換器系統，首先在對變速恒頻理論研究的基礎上，對風力機的數學模型進行了分析，完成了對風力機的最大風力跟蹤模擬仿真。由于發電機發出的電隨著風速的不斷變化，因此就靠控制變換器來實現恒壓恒頻的電壓并送入電網。其次在對永磁同步發電機和變換器的數學模型研究的基礎上提出了對整流側和電網側變換器分開控制，控制整流器來控制發電機的轉速，控制逆變器來實現穩壓和恒頻的向電網輸送電壓。并對逆變器側的直流電容和電感選值給出了范圍，在這些理論基礎上對逆變器進行了MATLAB/SIMULINK仿真，給出了仿真結果。在前面理論分析的基礎上，針對逆變器部分做了硬件和軟件的設計。選用智能功率模塊(IPM)作為逆變器，采用霍爾電壓、電流傳感器實現了對電壓電流的采樣，控制器選用TMS320F2407A，并制作了對采樣信號處理電路板、PWM信號處理電路板和傳感器電路板，編寫了程序。

標簽： 風力發電機變速恒頻

上傳時間： 2013-06-17

上傳用戶：youlongjian0
基于瞬時無功功率理論的DSP型TSC控制器.rar

無功功率是影響電壓穩定的一個重要因素,它關系到整個電力系統能否安全穩定的運行。由于工業企業存在大量低功率因數、沖擊性負載,導致大量無功的產生；同時,隨著電力電子技術的發展,在工業領域內大功率的電力電子設備得到廣泛運用,然而,由于電力電子設備的非線性特性,運行時又會產生大量諧波,因此,如何將無功補償與諧波抑制同時進行考慮,是未來無功補償技術領域的重要研究課題之一。本文介紹了功率理論的發展,以及常用的無功補償方式的原理和特點,同時重點介紹了瞬時無功功率理論以及以此為基礎的TSC無功補償控制器。在硬件方面,本文設計了基于LF2407ADSP芯片的TSC控制器、控制器外圍電路及主電路三大模塊。在軟件方面,本文包括數據采集軟件、控制投切算法、觸發控制軟件三部分。其中著重介紹了無沖擊電流投入電容的設計思路,得出了一個好的電路。軟件仿真和樣機實測結果表明,這種TSC裝置在提供動態無功功率補償和減小沖擊涌流方面具有優良的性能。

標簽： DSP TSC 瞬時無功功率

上傳時間： 2013-04-24

上傳用戶：hoperingcong
基于DSP2812的混合動力汽車電機驅動控制器的研究.rar

混合動力汽車作為解決汽車節能、降低排放的汽車工業新技術，具有低污染和低油耗的特點，尤其在油價日益攀高的今天，成為國內外汽車發展的新熱點。驅動控制器作為混合動力汽車中的主要部件，在混合動力汽車中起到至關重要的作用，對其進行研究具有重要的理論和現實意義。本文首先比較了常見的幾種電動汽車的性能，概括了混合動力汽車的優點，介紹了混合動力汽車發電機/電動機一體化技術的發展現狀；其次探討了幾種常用交流電動機的性能優劣。由于永磁同步電機具有高效、高功率密度以及良好的調速性能，因此該電機成為本課題混合動力汽車傳動中所使用的電機，論文建立了永磁電動機的數學模型，分析了矢量控制原理；在矢量控制原理的基礎上，設計出了基于TMS320F2812的永磁同步電機矢量控制系統的硬件結構，詳細闡述了旋轉變壓器及其解碼芯片在系統中的角度和速度的檢測原理以及系統中其他重要的單元。設計了系統的軟件結構，詳細闡述了關鍵子程序如電流采集、位置檢測程序和SVPWM產生子程序：使用UG軟件設計出控制器的殼體。最后進行了實驗研究，給出SVPWM波形、相電流波形，進行了全文總結，提出了下一步工作的建議。

標簽： 2812 DSP 混合動力

上傳時間： 2013-05-21

上傳用戶：abc123456.
多功能車輛總線控制器的FPGA設計與開發.rar

隨著計算機網絡與嵌入式控制技術的迅速發展，作為傳統運輸行業的鐵路系統對此也有了新的要求，列車通信網絡應運而生。經過多年的發展，國際電工委員會(IEC)為了規范列車通信網絡，于1999年通過了IEC61375-1標準。該標準將列車通信網絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數據。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現MVB數據鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發具有自主知識產權的MVBC迫在眉睫。鑒于上述原因，本文深入研究了IEC61375-1標準。根據MVBC的技術特點，本文提出了使用FPGA來實現其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態、過程數據、消息數據通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現支持4類設備的MVBC。本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發流程中，使用Xilinx的ISE集成開發環境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現MVBC這一方案具有可操作性。關鍵詞：列車通信網；多功能車輛總線；多功能車輛總線控制器；現場可編程門陣列

標簽： FPGA 多功能總線控制器

上傳時間： 2013-07-18

上傳用戶：wxhwjf
基于FPGA的高頻PWM開關電源控制器設計.rar

電力電子裝置的控制技術隨著電力電子技術的發展而愈來愈復雜。開關電源是現代電力電子設備中不可或缺的組成部分，其質量的優劣以及體積的大小直接影響電子設備整體性能。高頻化、小型化、數字化是開關電源的發展方向。在應用數字技術進行控制系統設計時，數字控制器的性能決定了控制系統的整體性能。數字化電力電子設備中的控制部分多以MCU/DSP為核心，以軟件實現離散域的運算及控制。在很多高頻應用的場合，目前常用的控制器(高性能單片機或DSP)的速度往往不能完全滿足要求。FPGA具有設計靈活、集成度高、速度快、設計周期短等優點，與單片機和DSP相比，FPGA具有更高的處理速度。同時FPGA應用在數字化電力電子設備中，還可以大大簡化控制系統結構，并可實現多種高速算法，具有較高的性價比。依據FPGA的這些突出優點，本文將FPGA應用于直流開關電源控制器設計中，以實現開關電源數字化和高頻化的要求。主要研究工作如下：介紹了基于FPGA的DC/DC數字控制器中A/D采樣控制、數字PI算法的實現；重點描述了采用混合PWM方法實現高分辨率、高精度數字PWM的設計方案，并對各模塊進行了仿真測試；用FPGA開發板進行了一部分系統的仿真和實際結果的檢測，驗證了文中的分析結論，證實了可編程邏輯器件在直流開關電源控制器設計中的應用優勢。

標簽： FPGA PWM 高頻

上傳時間： 2013-07-23

上傳用戶：qulele
基于FPGA的IDE固態硬盤控制器的設計與實現.rar

固態硬盤是一種以FLASH為存儲介質的新型硬盤。由于它不像傳統硬盤一樣以高速旋轉的磁盤為存儲介質，不需要浪費大量的尋道時間，因此它有著傳統硬盤不可比擬的順序和隨機存儲速度。同時由于固態硬盤不存在機械存儲結構，因此還具有高抗震性、無工作噪音、可適應惡劣工作環境等優點。隨著計算機技術的高速發展，固態硬盤技術已經成為未來存儲介質技術發展的必然趨勢。本文以設計固態硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協議并使用硬件編程語言verilog，設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發送的IDE指令并控制硬盤設備進行相應的狀態遷移和指令操作，從而完成硬盤設備端與主機端之間基本的狀態通信以及數據通信。論文主要完成了幾個方面的內容。第一：論文從固態硬盤的基本結構出發，分析了固態硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設計的要點和難點；第二：論文設計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設計；第三：論文以設計狀態機流程和主要控制信號的方式實現了各個具體子功能模塊并列舉了部分關鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現，并通過SAS邏輯分析儀和QuartusⅡ對IDE控制器進行了功能測試和分析，驗證了本論文設計的正確性。

標簽： FPGA IDE 固態硬盤

上傳時間： 2013-07-31

上傳用戶：liangrb
USB20設備控制器IP核的設計與FPGA驗證.rar

隨著計算機及其外圍設備的發展，傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優點，目前已經成為計算機外設接口的主流技術，在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2．0協議規范，設計了一款支持高速和全速傳輸的USB2．0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作，詳細研究并分析了USB2．0規范，根據規范提出了一種USB2．0設備控制器整體構架方案，描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發，對設備控制器模塊進行優化設計，增加多個靈活的配置選項，根據不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統。本文還研究了IP核的驗證方法，并對所設計的USB2．0設備控制器建立了功能完備的ModelSim仿真驗證環境，搭建了FPGA硬件驗證平臺，設計了具有AHB接口的設備控制器和帶有8051的設備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2．0設備控制器IP核可配置性高，使用者可以自由配置所需端點的個數以及每個端點類型等，可以集成于多種USB系統中，適于各類USB設備的開發。本課題所取得的成果為USB2．0設備類的研究和開發積累了經驗，并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案，也為未來USB3．0接口IP核的開發和應用奠定了基礎。 @@關鍵詞USB2．0控制器；IP核；FPGA；驗證

標簽： FPGA USB 20

上傳時間： 2013-06-30

上傳用戶：nanfeicui
基于FPGA的固態硬盤控制器設計.rar

近年來，大容量數據存儲設備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節能等特點，是目前存儲領域所存在問題的解決方案之一。本文針對這一問題，設計基于FPGA的固態硬盤控制器，實現數據的固態存儲。文章首先介紹硬盤技術的發展，分析固態硬盤的技術現狀和發展趨勢，闡述課題研究意義，并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手，研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構，所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現SATA1.0協議，根據協議劃分四層模型，通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數據和結果分析，得出了驗證結論。本文設計的固態硬盤控制器，具有結構簡單和穩定性高的特點，易于升級和二次開發，是實現固態硬盤和固態存儲系統的關鍵技術。

標簽： FPGA 固態硬盤制器設計

上傳時間： 2013-05-28

上傳用戶：sssnaxie
DDR2控制器IP的設計與FPGA實現.rar

DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。

標簽： DDR2 FPGA 控制器

上傳時間： 2013-06-10

上傳用戶：ynzfm
基于FPGA的PID智能控制器的研究.rar

工業生產過程往往具有非線性、不確定性，難以建立精確的數學模型。應用常規的PID控制器難以達到理想的控制效果。作為的重要分支，人工神經網絡具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統建模、辨識和控制中常用的理論和方法。其中，神經元具有很強的信息綜合、學習記憶、自學習和自適應能力，可以處理那些難以用模型和規則描述的過程，將神經元與PID結合，應用到實際的控制中，可以在線調整PID的參數，使系統具有較強的抗干擾能力、自適應能力和較好的魯棒性。目前，人工神經網絡的研究主要是神經網絡的理論研究、神經網絡的應用研究和神經網絡的實現技術研究，這三方面是相互依賴和相互促進的關系。本文主要側重的是神經網絡的實現技術研究方面，創新性地利用FPGA嵌入式系統開發技術實現單神經元PID智能控制器的研究與設計，并將其封裝成為一個專用的IP核供其他的控制系統使用。首先，對單神經元PID智能控制器的設計原理和設計算法進行了深入的研究與分析；其次，利用MATLAB設計單神經元PID智能控制器，針對特定的被控對象，對其進行仿真實驗，獲得比較理想的系統輸出；然后，研究基于FPGA的單神經元智能控制算法的實現，對控制器進行VHDL語言分層設計，使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結果表明，基于FPGA的單神經元智能控制器比MATLAB設計的單神經元PID智能控制器性能優良。本文的設計模塊主要包括權值修改模塊、誤差計算模塊、權值產生模塊和輸出模塊。在各個模塊的設計中進行了優化處理，使本文的設計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統控制器的控制性能。

標簽： FPGA PID 智能控制器

上傳時間： 2013-04-24

上傳用戶：13517191407