综合激情网...,9999在线精品视频,一本一本久久a久久精品牛牛影视

電壓可調(diào)

Xilinx可編程邏輯器件的高級應用與設計技巧（孫航）

　　Xilinx可編程邏輯器件的高級應用與設計技巧　　作者：孫航；出版社：電子工業出版社　　內容簡介：介紹了Xilinx器件的結構和特性；以及ISE及其輔助設計工具，嵌入式處理器的原理與設計，高速串行接口設計等內容。是一本比較全面介紹最新Xilinx器件和軟件發展的書籍。

標簽： Xilinx 可編程邏輯器件設計技巧

上傳時間： 2013-11-12

上傳用戶：笨小孩
Altera可重配置PLL使用手冊0414-3

Altera可重配置PLL使用手冊0414-3。

標簽： Altera 0414 PLL 可重配置

上傳時間： 2013-10-17

上傳用戶：zhqzal1014
基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現

本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）

標簽： DSP Cyclone Arria 精度可調

上傳時間： 2013-10-27

上傳用戶：yzy6007
verilog可綜合與不可綜合語句概述

關于Verilog中的可綜合語句和不可綜合語句的匯總介紹

標簽： verilog

上傳時間： 2013-11-27

上傳用戶：squershop
基于FPGA部分動態可重構的信號解調系統的實現

針對調制樣式在不同環境下的變化，采用了FPGA部分動態可重構的新方法，通過對不同調制樣式信號的解調模塊的動態加載，來實現了不同環境下針對不同調制樣式的解調。這種方式比傳統的設計方式具有更高的靈活性、可擴展性，并減低了成本和功耗。該設計方案同時也介紹了FPGA部分動態可重構的概念和特點，可以對其它通信信號處理系統設計提供一定的參考。

標簽： FPGA 部分動態可重構信號解調系統

上傳時間： 2013-10-22

上傳用戶：liangliang123
可編輯程邏輯及IC開發領域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。

標簽： EDA 編輯邏輯

上傳時間： 2013-10-11

上傳用戶：1079836864
基于動態可重構FPGA的容錯技術研究

針對重構文件的大小、動態容錯時隙的長短、實現的復雜性、模塊間通信方式、冗余資源的比例與布局等關鍵問題進行了分析。并對一些突出問題,提出了基于算法和資源多級分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數可選擇、重構布線可靠性高、系統工作頻率有保障的優點。

標簽： FPGA 動態可重構容錯技術研究

上傳時間： 2013-11-23

上傳用戶：cylnpy
WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案

WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.

標簽： 369 WP 擴展式處理平臺

上傳時間： 2013-10-18

上傳用戶：cursor
HDL的可綜合設計簡介

本文簡單探討了verilog HDL設計中的可綜合性問題，適合HDL初學者閱讀　　用組合邏輯實現的電路和用時序邏輯實現的　　電路要分配到不同的進程中。　　不要使用枚舉類型的屬性。　　Integer應加范圍限制。　　通常的可綜合代碼應該是同步設計。　　避免門級描述，除非在關鍵路徑中。

標簽： HDL 綜合設計

上傳時間： 2013-11-18

上傳用戶：swaylong
WP369-可擴展式處理平臺各種嵌入式系統的理想解決方案

　　賽靈思的新型可擴展式處理平臺架構可為開發人員提供無與倫比的系統性能、靈活性、可擴展性和集成度，并為降低系統功耗、成本和縮小尺寸進行了精心優化。　　可擴展式處理平臺基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設計方案，并能定義通過標準設計方法實施的綜合處理器系統。這種方案可為軟件開發人員在功能齊備且強大的優化型低成本低功耗處理平臺上提供熟悉的編程環境。

標簽： 369 WP 擴展式處理平臺

上傳時間： 2013-11-02

上傳用戶：爺的氣質

<rt id="s2em2"></rt>