<li id="4yikc"></li> <nav id="4yikc"></nav> 關(guān)于Verilog中的可綜合語(yǔ)句和不可綜合語(yǔ)句的匯總介紹
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-09
上傳用戶：青春給了作業(yè)95
針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)。這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性，并減低了成本和功耗。該設(shè)計(jì)方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構(gòu)的概念和特點(diǎn)，可以對(duì)其它通信信號(hào)處理系統(tǒng)設(shè)計(jì)提供一定的參考。
標(biāo)簽： FPGA 部分動(dòng)態(tài)可重構(gòu) 信號(hào)解調(diào)系統(tǒng)
上傳時(shí)間： 2013-11-11
上傳用戶：GeekyGeek
針對(duì)重構(gòu)文件的大小、動(dòng)態(tài)容錯(cuò)時(shí)隙的長(zhǎng)短、實(shí)現(xiàn)的復(fù)雜性、模塊間通信方式、冗余資源的比例與布局等關(guān)鍵問題進(jìn)行了分析。并對(duì)一些突出問題,提出了基于算法和資源多級(jí)分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數(shù)可選擇、重構(gòu)布線可靠性高、系統(tǒng)工作頻率有保障的優(yōu)點(diǎn)。
標(biāo)簽： FPGA 動(dòng)態(tài)可重構(gòu) 容錯(cuò) 技術(shù)研究
上傳時(shí)間： 2014-12-28
上傳用戶：Yue Zhong
WP369可擴(kuò)展式處理平臺(tái)-各種嵌入式系統(tǒng)的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺(tái)
上傳時(shí)間： 2013-10-22
上傳用戶：685
賽靈思的新型可擴(kuò)展式處理平臺(tái)架構(gòu)可為開發(fā)人員提供無(wú)與倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性和集成度，并為降低系統(tǒng)功耗、成本和縮小尺寸進(jìn)行了精心優(yōu)化。 可擴(kuò)展式處理平臺(tái)基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設(shè)計(jì)方案，并能定義通過標(biāo)準(zhǔn)設(shè)計(jì)方法實(shí)施的綜合處理器系統(tǒng)。這種方案可為軟件開發(fā)人員在功能齊備且強(qiáng)大的優(yōu)化型低成本低功耗處理平臺(tái)上提供熟悉的編程環(huán)境。
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺(tái)
上傳時(shí)間： 2013-11-20
上傳用戶：杏簾在望
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內(nèi)嵌的增強(qiáng)型可重配置PLL在不同的輸入時(shí)鐘頻率之間的動(dòng)態(tài)適應(yīng)，其目的是通過提供PLL的重配置功能，使得不需要對(duì)FPGA進(jìn)行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
上傳時(shí)間： 2013-11-30
上傳用戶：liuqy
大部分傳統(tǒng)的位同步器是針對(duì)固定位速率遙測(cè)系統(tǒng)來(lái)設(shè)計(jì)的，這不能滿足一些可變位速率遙測(cè)接收機(jī)的需求。因此，提出一種基于FPGA實(shí)現(xiàn)的位同步器的設(shè)計(jì)，它能適應(yīng)不同位速率的遙測(cè)系統(tǒng)。同時(shí)，對(duì)這種位同步器的實(shí)現(xiàn)進(jìn)行了仿真，驗(yàn)證其正確性和可實(shí)現(xiàn)性。
上傳時(shí)間： 2013-11-01
上傳用戶：qb1993225
文中設(shè)計(jì)了一種可編程的FM鎖相發(fā)射機(jī)。利用Atmega8實(shí)現(xiàn)與計(jì)算機(jī)的串口通信，實(shí)現(xiàn)對(duì)鎖相環(huán)芯片和數(shù)字電位器的配置，達(dá)到改變輸出頻率和調(diào)制頻偏的目的。發(fā)射機(jī)輸出頻率覆蓋2 200~2 300 MHz，調(diào)制響應(yīng)100 Hz~3.5 MHz，能夠滿足大部分FM體制遙測(cè)系統(tǒng)的需要。
標(biāo)簽： 可編程 發(fā)射機(jī) 鎖相
上傳時(shí)間： 2013-10-23
上傳用戶：181992417
為提高農(nóng)產(chǎn)品追溯效率、降低農(nóng)產(chǎn)品跟蹤、監(jiān)控成本，通過對(duì)現(xiàn)有農(nóng)產(chǎn)品生產(chǎn)、定位、跟蹤、監(jiān)控、銷售等全過程進(jìn)行了分析，給出了一種基于RFID農(nóng)產(chǎn)品可追溯系統(tǒng)的物聯(lián)網(wǎng)設(shè)計(jì)方案。重點(diǎn)分析了標(biāo)簽的唯一編碼方案、RFID防碰撞算法和RFID數(shù)據(jù)采集過濾算法，最后對(duì)RFID數(shù)據(jù)采集進(jìn)行了仿真與實(shí)現(xiàn)。應(yīng)用結(jié)果表明對(duì)提高農(nóng)產(chǎn)品追溯效率、降低農(nóng)產(chǎn)品跟蹤、監(jiān)控成本有較明顯的效果。
標(biāo)簽： 物聯(lián)網(wǎng) 農(nóng)產(chǎn)品 關(guān)鍵算法
上傳時(shí)間： 2013-10-23
上傳用戶：plsee
從LVS的通用體系結(jié)構(gòu)入手，分析了IPVS軟件的工作原理，討論了三種IP負(fù)載均衡技術(shù)；在分析網(wǎng)絡(luò)地址轉(zhuǎn)換方法（VS/NAT）的缺點(diǎn)和網(wǎng)絡(luò)服務(wù)的非對(duì)稱性的基礎(chǔ)上，給出了通過IP隧道實(shí)現(xiàn)虛擬服務(wù)器的方法VS/TUN，和通過直接路由實(shí)現(xiàn)虛擬服務(wù)器的方法VS/DR，極大地提高了系統(tǒng)的可伸縮性。該技術(shù)為建立和維護(hù)大型網(wǎng)絡(luò)服務(wù)具有實(shí)際應(yīng)用價(jià)值和指導(dǎo)意義。
標(biāo)簽： LVS 負(fù)載均衡技術(shù) 可伸縮 網(wǎng)絡(luò)服務(wù)
上傳時(shí)間： 2013-11-20
上傳用戶：15736969615
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
