隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來越廣泛且重要，F(xiàn)PGA的測(cè)試技術(shù)也得到了廣泛重視和研究。基于FPGA可編程的特性，應(yīng)用獨(dú)立的測(cè)試(工廠測(cè)試)需要設(shè)計(jì)數(shù)個(gè)測(cè)試編程和測(cè)試向量來完成FPGA的測(cè)試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對(duì)上述問題，以XilinxXC4000E系列FPGA為主要的研究對(duì)象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對(duì)FPGA的測(cè)試?yán)碚摵头椒ㄗ隽颂剿餍匝芯俊?研究完成了對(duì)可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測(cè)試。主要基于“分治法”對(duì)CLB及其子模塊進(jìn)位邏輯(CLM)、查找表(LUT)的RAM工作模式等進(jìn)行了測(cè)試劃分，分別實(shí)現(xiàn)了以“一維陣列”為基礎(chǔ)的測(cè)試配置和測(cè)試向量，以較少了測(cè)試編程次數(shù)完成了所有CLB資源的測(cè)試。 研究完成了對(duì)互連資源(ConfigrableInterconnectResource)的測(cè)試。基于普通數(shù)據(jù)總線的測(cè)試方法，針對(duì)互連資源主要由線段和NMOS開關(guān)管組成的特點(diǎn)及其自身的故障模型，通過手工連線實(shí)現(xiàn)測(cè)試配置，僅通過4次編程就實(shí)現(xiàn)了對(duì)其完全測(cè)試。 在測(cè)試?yán)碚撗芯康幕A(chǔ)上，我們開發(fā)了能對(duì)FPGA器件進(jìn)行實(shí)際測(cè)試的測(cè)試平臺(tái)。基于硬件仿真器的測(cè)試平臺(tái)通過高速光纖連接工作站上的EDA仿真軟件，把軟件語言描述的測(cè)試波形通過硬件仿真器轉(zhuǎn)化為真實(shí)測(cè)試激勵(lì)，測(cè)試響應(yīng)再讀回到仿真軟件進(jìn)行觀察，能夠靈活、快速的完成FPGA器件的配置和測(cè)試。該平臺(tái)在國(guó)內(nèi)首次實(shí)現(xiàn)了軟硬件協(xié)同在線測(cè)試FPGA。在該平臺(tái)支持下，我們成功完成了對(duì)各軍、民用型號(hào)FPGA的測(cè)試任務(wù)。 本研究成果為國(guó)內(nèi)自主研發(fā)FPGA器件提供了有力保障，具有重大科研與實(shí)踐價(jià)值，成功解決了國(guó)外公司在FPGA測(cè)試技術(shù)上的壟斷問題，幫助國(guó)產(chǎn)FPGA器件實(shí)現(xiàn)完全國(guó)產(chǎn)化。
標(biāo)簽：
FPGA
測(cè)試
上傳時(shí)間：
2013-05-17
上傳用戶：wangyi39
