51單片機硬盤MP3播放器 的原理圖及源代碼 增加了USB下載文件功能； 漢字LCD顯示功能；子文件夾功能等。并對軟件做了一些修改。并將硬件電路圖畫出來了。由于做得倉促，難免有不妥之處，請大家諒解， 歡迎指出錯誤。謝謝。 支持FAT32，F(xiàn)AT16/12還未做。 支持USB下載文件功能，速度300KB/S左右(USB1.1)。 7.5*2個漢字LCD顯示功能，能顯示歌曲名，路徑名(滾動顯示) 支持多個文件夾功能。 有前后選曲、暫停、軟件音量、高、中、低音控制，重低音音效等功能。
上傳時間： 2013-12-25
上傳用戶：zq70996813
此源碼是文檔simulation.rar__關(guān)于光孤子在光纖耦合器中傳輸?shù)姆抡嫜芯康膍atlab程序
標簽： simulation matlab 源碼
上傳時間： 2017-05-29
上傳用戶：ardager
透過微處裡器4520將可變電阻的值透過ADC功能轉(zhuǎn)換結(jié)果秀在LCD上
上傳時間： 2014-01-17
上傳用戶：15736969615
實用電子技術(shù)專輯 385冊 3.609G新型智慧驅(qū)動器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
實用電子技術(shù)專輯 385冊 3.609G第三章 GE FANUC PLC 指令集(一) 繼電器指令.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
輕型高壓直流輸電系統(tǒng)在解決交流系統(tǒng)非同步互聯(lián)、向偏遠地區(qū)的無源負荷供電、滿足保護環(huán)境要求等方面具有很大的優(yōu)勢。在傳統(tǒng)的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統(tǒng)中，換流器交流側(cè)需要使用體積龐大和笨重的濾波裝置，橋臂的高電壓需要功率開關(guān)器件直接串聯(lián)來實現(xiàn)等，增大了換流站的占地空間，降低了換流器的工作效率。 本文針對傳統(tǒng)輕型高壓直流輸電系統(tǒng)所存在的缺點，采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統(tǒng)的換流器。分析了模塊化多電平換流器的工作原理，并提出將其應用于輕型高壓直流輸電系統(tǒng)的調(diào)制算法和控制策略。最后對控制系統(tǒng)的具體實現(xiàn)方案進行一定的探討。通過仿真驗證所提出的調(diào)制算法和控制策略的正確性。具體說來，全文的主要工作體現(xiàn)在以下幾個方面： 1、詳細講述模塊化多電平換流器的拓撲結(jié)構(gòu)、子模塊的具體實現(xiàn)形式及工作原理，并提出適合該換流器的調(diào)制算法。 2、詳細介紹組成輕型高壓直流輸電系統(tǒng)的電壓源型換流器的工作原理，分析電壓源型換流器的間接電流和直接電流控制策略。 3、對基于模塊化多電平換流器的輕型高壓直流輸電系統(tǒng)進行仿真，驗證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側(cè)電容電壓的均衡問題，提出一種較為簡單有效的控制方法。 5、提出基于模塊化多電平換流器結(jié)構(gòu)的輕型高壓直流輸電控制系統(tǒng)的實現(xiàn)方法，并重點講述子模塊的數(shù)字邏輯電路的實現(xiàn)方法。
上傳時間： 2013-04-24
上傳用戶：huangzr5
異步電動機的軟起動研究，是一項重要的研究課題。本文以分級變頻理論為基礎(chǔ)，利用數(shù)學分析的方法對分級變頻的子頻率系統(tǒng)進行了深入的研究，總結(jié)了各級子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對傳統(tǒng)異步電動機軟起動器的主電路結(jié)構(gòu)進行了改進，提出了從較低頻率開始分五級起動的分級變頻調(diào)壓軟起動形式，而且各級子頻率的起動都能實現(xiàn)最優(yōu)的正序電壓組合，保證了起動轉(zhuǎn)矩的最大化。通過對分級變頻調(diào)壓軟起動形式的建模和仿真試驗，證明了此方法可以在降低起動電流的同時實現(xiàn)異步電機的高轉(zhuǎn)矩起動，驗證了此方法的有效性和可行性。基于以上研究的成果，本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動軟硬件設(shè)計方法。最后對本課題的進一步研究提出了展望。
上傳時間： 2013-04-24
上傳用戶：assss
隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設(shè)計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設(shè)計方案中，按照自頂向下的設(shè)計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設(shè)計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設(shè)計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結(jié)果表明：設(shè)計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
