高速、高精度已經成為伺服驅動系統的發展趨勢,而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置,根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析,通過對比它們的特性,得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。 絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式,且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器,深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL,并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上,采用自頂向下的設計方法,將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊,各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后,通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能,達到了設計的要求。
上傳時間: 2013-07-11
上傳用戶:snowkiss2014
隨著移動終端、多媒體、Internet網絡、通信,圖像掃描技術的發展,以及人們對圖象分辨率,質量要求的不斷提高,用軟件壓縮難以達到實時性要求,而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求,因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換,量化后的處理環節,是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現,具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景,對熵編碼器和解碼器的硬件實現進行探討,給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性,從而保證了編碼的正確性。而在實現并行的huffman解碼器時,解碼算法充分利用了規則化碼書帶來的碼字的單調性,及在特定長度碼字集內碼字變化的連續性,將并行解碼由模式匹配轉換為算術運算,提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上,結合針對DC子帶的預測編碼,針對直流子帶的游程編碼,能夠對圖像壓縮系統中經過DWT變換,量化,掃描后的數據進行正確的編碼。同時,在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊,進一步處理。在本文介紹的設計方案中,按照自頂向下的設計方法,對星載圖像壓縮系統中的熵編解碼器進行分析,進而進行邏輯功能分割及模塊劃分,然后分別實現各子模塊,并最終完成整個系統。在設計過程中,用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真,同時還采用modelsim仿真工具和symplicity的綜合工具,驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M,在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M,吞吐量可達到2500Mbps,也能滿足性能要求。仿真驗證的結果表明:設計能夠滿足性能要求,并具有一定的使用價值。
上傳時間: 2013-05-19
上傳用戶:吳之波123
文章介紹了西門子MicroMaster變頻器的 RS—485通信協議,利用VB6.0中的ActiveX控件MSComm6.0通信控件實現了Windows98下單臺微機與多臺變頻器的串行通信控制,并能實
上傳時間: 2013-05-17
上傳用戶:coolloo
針對CC2430/CC2530芯片的Zigbee開發套件可與IAR for MCS-51 集成開發環境無縫連接,操作方便、連接方便、簡單易學,是學習開發Zigbee產品最好最實用的開發工具。通過USB接口連接電腦,具有代碼高速下載,在線調試,斷點、單步、變量觀察,寄存器觀察等功能,實現對CC2430/CC2530系列無線單片機實時在線仿真、調試。該開發套件模板能夠協助初學者和設計人員快速評估及進行多種Zigbee應用開發,熟悉掌握硬件原理和協議棧。
上傳時間: 2013-05-31
上傳用戶:riiqg1989
這篇論文在系統分析國內外雷達伺服控制系統研究現狀的基礎上,選定以ARM為內核的基于ARM+FPGA的雷達伺服控制器為研究對象。 首先,根據雷達伺服控制系統功能要求與性能指標,進行系統的硬件設計:選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片,ARM與FPGA的連接形式采用中斷+存儲器的形式;將ARM與FPGA上多余的引腳引出作為將來升級的需要;還畫出ARM+FPGA的雷達伺服控制器的系統圖并制作了PCB板。 其次,選用PID對伺服系統進行控制,模糊神經網絡綜合了模糊控制和神經網絡的優點,并利用模糊神經網絡算法對PID參數進行在線調整。用Matlab7.1進行仿真,其結果表明:該控制算法對系統具有良好的控制效果,性能較常規PID得到較大改善。 最后,根據FPGA在伺服系統主要任務,用VHDL語言和原理圖在FPGA芯片中分別編制實現DAC0832接口控制功能、光電編碼器與脈沖發生電路的程序代碼;并在Quartus II6.0環境下通過仿真,且得到仿真的波形符合系統功能要求。采用C語言編寫在ARM中實現模糊神經網絡PID控制算法的代碼,通過CodeWarrior for ARM的編譯無誤后,生成可執行文件.axf,,調用AXD進行在線仿真調試。仿真結果表明:模糊神經網絡PID算法對伺服系統能夠進行有效控制。 結果表明:ARM作為伺服控制器的內核,其性價比與集成度高:用FPGA芯片實現接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器,提高了系統的開放性、實時性、可靠性,降低了系統功耗,具有重要的應用價值。
上傳時間: 2013-06-30
上傳用戶:Ruzzcoy
目前,在伺服控制系統中,通常采用三相電壓型逆變器來驅動伺服電機。橋式電路中為避免同一橋臂開關器件的直通現象, 必須插入死區時間。死區時間和開關器件的非理想特性往往會造成輸出電壓、電流的畸變,從而造成電機轉矩的脈動,影響系統工作性能。因此,必須對電壓型逆變器中的死區效應進行補償。
上傳時間: 2013-04-24
上傳用戶:萌萌噠小森森
糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤,在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛,在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC:Reed-Solomon ProductCode)進行糾錯,RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點,在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性,可靠性,同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用,FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法,提出RS編碼器實現方案,詳細分析了譯碼器的ME算法和改進BM算法的實現,針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案,在譯碼器復雜度和延時上作了折衷,降低了譯碼器的復雜度并提高了最高工作頻率,利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率,節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208,192)編譯碼器。
上傳時間: 2013-07-20
上傳用戶:xinshou123456
可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統具有很好的糾錯能力,如使用差錯控制編碼。自仙農定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復雜度大,導致其譯碼延時大,故而在工程中的應用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數和最大迭代次數均為4時,可支持8.2Mbps的編譯碼數掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC/PHY和PCI接口,很好地滿足了通信系統需求。系統測試結果表明,本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現,分別介紹了編碼器和譯碼器的RTL設計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構,使用SOC架構處理系統和基于NIOSII處理器和uC/0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。
上傳時間: 2013-04-24
上傳用戶:ziyu_job1234
回波消除器廣泛應用于公用電話交換網(PSTN)、移動通信系統和視頻電話會議系統等多種語音通信領域。在PSTN系統中,由于線路阻抗不匹配,遠端語音信號通過混合線圈時產生一定泄漏,一部分信號又傳回遠端,產生線路回波,回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究,設計并實現了滿足實用要求的基于FPGA平臺的回波消除器。 首先,對回波產生原理和目前幾種常用回波消除算法進行了分析,在研究自適應回波消除器的各個模塊,特別是深入分析各種自適應濾波算法和雙講檢測算法,綜合考慮各種算法的運算復雜度和性能的情況下,這里采用NLMS算法實現自適應回波消除器。針對傳統雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況,給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現回波消除器的各個模塊,其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經過仿真測試,相關模塊算法能夠有效提高回波消除器性能。在此基礎上,本文使用硬件描述語言Veillog HDL,在QuartusⅡ和ModelSim軟件平臺上實現各功能模塊,并通過模塊級和系統級功能仿真以及時序仿真驗證,最終在現場可編程門陣列(Field Programmable Gate Arrav,FPGA)平臺上實現回波消除系統。本文詳細闡述了基于FPGA的設計流程與設計方法,并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態機的設計過程。 根據ITU-T G.168標準提出的測試要求,本文塒基于FPGA設計實現的自適應回波消除系統進行大量主客觀測試。經過測試,各項性能指標均達到或超過G.168標準的要求,具有良好的回波消除效果。
上傳時間: 2013-06-18
上傳用戶:qwe1234
·完全制作資料.固件可以在線升級的ICD2仿真器.ICD2 CloneThis is a MPLAB compatible clone of Microchips in circuit debugger ICD2 which allows to&nbs
上傳時間: 2013-07-21
上傳用戶:zdluffy