這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳時間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][10--4位十進制頻率計][11--譯碼掃描顯示電路][12--用狀態(tài)機實現(xiàn)序列檢測器的設計][13--用狀態(tài)機對ADC0832電路控制實現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機實現(xiàn)ADC0809的采樣電路設計][15--DMA方式A/D采樣控制電路設計][16--硬件電子琴][17--樂曲自動演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設計(COP2000)]
標簽： xilinx VHDL 01 02
上傳時間： 2014-09-06
上傳用戶：han_zh
16位鎖存器，此程序通過quartusII軟件調試通過
標簽： 鎖存器
上傳時間： 2014-01-05
上傳用戶：pkkkkp
本文介紹了數(shù)學形態(tài)方法、順序形態(tài)變換的概念,并將順序形態(tài)變換引入到電力信號處理中 來。通過對形態(tài)組合方式、結構算子和百分位的分析,以及結合閾值方法,設計了快速高效的電力 信號處理方法。文中還分析了算法的性能和有效性,最后通過仿真和實驗驗證了所提出的方法的 性能。
標簽： 分 變換 電力 信號處理
上傳時間： 2014-01-18
上傳用戶：xg262122
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
采用8位串行A/D轉換器ADC0832。 ● 8位分辨率，逐次逼近型，基準電壓為 5V ● 5V單電源供電 ● 輸入模擬信號電壓范圍為 0～5V
標簽： 0832 ADC 8位 串行
上傳時間： 2016-05-21
上傳用戶：evil
14位模擬數(shù)字轉換器MAX111匯編程序（51）
標簽： MAX 111 模擬數(shù)字轉換器 匯編程序
上傳時間： 2016-05-23
上傳用戶：mhp0114
利用4位共陰的動態(tài)顯示器顯示分與秒（利用定時器定時）
標簽： 動態(tài) 分 顯示器 定時器
上傳時間： 2014-01-06
上傳用戶：hongmo
用VHDL語言采用串行方法實現(xiàn)用1位全加器實現(xiàn)4位全加器
標簽： VHDL 全加器 語言 串行
上傳時間： 2016-05-27
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="aemck"></rt>
