OPNET的介紹電子書,包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹
標(biāo)簽: OPNET
上傳時(shí)間: 2014-01-08
上傳用戶:jcljkh
系統(tǒng)硬件測試,主板的型號(hào),顯卡類形等硬件信息
標(biāo)簽: 系統(tǒng) 硬件 主板
上傳時(shí)間: 2013-12-18
上傳用戶:wl9454
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽: verilog 加法器 元件
上傳時(shí)間: 2014-01-07
上傳用戶:zhangzhenyu
Cisco 電話概論文章,語音技術(shù)概略
標(biāo)簽: Cisco
上傳時(shí)間: 2016-04-26
上傳用戶:weixiao99
使用硬體描述語言HDL 設(shè)計(jì)硬體電路,臺(tái)灣人寫的PPT講義,非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu),VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽: HDL
上傳時(shí)間: 2014-01-22
上傳用戶:cxl274287265
電子書Absolute.C.plus.plu
標(biāo)簽: Absolute plus plu
上傳時(shí)間: 2013-12-23
上傳用戶:yph853211
clock_spliter 採用彈性設(shè)計(jì) , 可調(diào)整週期寬度.
標(biāo)簽: clock_spliter
上傳時(shí)間: 2013-12-27
上傳用戶:TF2015
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽: bits 加法器 法器 程式
上傳時(shí)間: 2016-05-18
上傳用戶:ippler8
Accelerated c++ 電子書 對(duì) c++ container 多有描述
標(biāo)簽: Accelerated container
上傳時(shí)間: 2014-01-15
上傳用戶:helmos
解power flow CODE(學(xué)電力系統(tǒng)必備的東西)(內(nèi)含詳細(xì)註解)
標(biāo)簽: power flow CODE 系統(tǒng)
上傳時(shí)間: 2013-11-29
上傳用戶:wab1981
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1