該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運(yùn)動控制平臺的設(shè)計(jì).文中在討論了永磁同步電機(jī)的控制策略的基礎(chǔ)上提出了針對表面式永磁同步伺服電機(jī)的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機(jī)轉(zhuǎn)子磁極位置的方法,以及SVPWM的原理和特性及其數(shù)字實(shí)現(xiàn)方法.詳細(xì)闡述由TMS320LF2407A和MAX3128A構(gòu)建的傳動控制系統(tǒng)平臺.以上述平臺為基礎(chǔ),設(shè)計(jì)了一個基于矢量控制的三環(huán)永磁同步伺服系統(tǒng),為解決典Ⅱ系統(tǒng)超調(diào)和抗擾性的矛盾,將IP調(diào)節(jié)器引入系統(tǒng).通過試驗(yàn)證明IP調(diào)節(jié)器在不影響系統(tǒng)抗擾性和穩(wěn)態(tài)精度的前提下,大大降低了電流的超調(diào).工程實(shí)踐證明了設(shè)計(jì)的正確性.為了滿足用戶對系統(tǒng)方便操作和監(jiān)視的要求,實(shí)現(xiàn)參數(shù)在線修改以及故障綜合,并滿足一定可視性,提出并設(shè)計(jì)了基于RS232的串行通訊程序,包括兩部分:PC機(jī)的監(jiān)控系統(tǒng)和數(shù)字操作器.文中詳細(xì)分析了設(shè)計(jì)數(shù)字操作器的硬件模塊及框圖和軟件流程,實(shí)際應(yīng)用表明數(shù)字操作器方便了用戶對系統(tǒng)的操縱和監(jiān)視,已在實(shí)際工程中得到應(yīng)用.
標(biāo)簽： FPGA DSP 開放式 運(yùn)動控制平臺
上傳時間： 2013-04-24
上傳用戶：ainimao
GPS技術(shù)在導(dǎo)航、定位及精確打擊等方面產(chǎn)生了重要影響，已經(jīng)廣泛地應(yīng)用在各種武器平臺上。但是，在干擾環(huán)境下也顯現(xiàn)出許多問題。由于其到達(dá)地球表面的信號極其微弱(-160dBW)，在現(xiàn)在復(fù)雜的電磁環(huán)境中容易受到干擾，尤其是C/A碼信號更易受到干擾，并且隨著導(dǎo)航戰(zhàn)的發(fā)展對GPS的抗干擾已成為爭取導(dǎo)航資源的有效措施。因此，研究干擾環(huán)境下的GPS接收機(jī)設(shè)計(jì)具有重要意義。 本文首先簡要介紹了GPS信號的結(jié)構(gòu)及構(gòu)成，通過對GPS信號特征以及接收機(jī)抗干擾能力的分析，結(jié)合干擾對接收機(jī)的作用方式及效果，確定GPS最易受的干擾類型為阻塞式干擾，然后針對這種干擾類型提出了一種有效的抗干擾技術(shù)-----自適應(yīng)調(diào)零天線技術(shù)。接下來，著重研究了GPS接收機(jī)在此抗干擾技術(shù)前提下的若干抗干擾方法，并對其進(jìn)行了詳細(xì)的分析和討論。 研究過程中，通過對最佳化準(zhǔn)則和空域自適應(yīng)濾波的理解，首先對不同天線陣列結(jié)構(gòu)進(jìn)行了性能仿真和比較分析，然后在對稱圓形天線陣列的基礎(chǔ)上對空域自適應(yīng)算法進(jìn)行了仿真分析，針對其自由度有限的問題接著對空時濾波方法做了詳細(xì)討論，在7元對稱圓形陣列的基礎(chǔ)上仿真說明了二者各自的優(yōu)缺點(diǎn)。考慮到實(shí)際的干擾環(huán)境和本課題研究的初期階段，因此選用了適合本課題干擾環(huán)境的空域?yàn)V波方法，并對其自適應(yīng)算法進(jìn)行了適當(dāng)?shù)母倪M(jìn)，使得其抗干擾性能獲得了一定程度的改善。 最后，詳細(xì)說明了該接收機(jī)抗干擾模塊的FPGA實(shí)現(xiàn)原理。詳細(xì)給出了頂層及各子模塊的設(shè)計(jì)流程與RTL視圖，實(shí)驗(yàn)結(jié)果驗(yàn)證了該算法的有效性。
標(biāo)簽： FPGA GPS 接收機(jī) 天線陣列
上傳時間： 2013-06-03
上傳用戶：xfbs821
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設(shè)計(jì)開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。 該論文在研究了大量國內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進(jìn)行驗(yàn)證，證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集，運(yùn)行速度能達(dá)到30MHz，功能良好。 通過對所設(shè)計(jì)對象特點(diǎn)及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上，該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程，大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過程中還提出了兩個有效的設(shè)計(jì)思路：第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來設(shè)計(jì)，減少了傳輸延時，提高了運(yùn)行速度，并大大減少了對FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法，使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件，以達(dá)到需求與性能的統(tǒng)一。這兩個方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
擴(kuò)頻通信具有較強(qiáng)的抗干擾、抗偵查和抗衰落能力,可以實(shí)現(xiàn)碼分多址,目前廣泛應(yīng)用于通信抗干擾、衛(wèi)星通信、導(dǎo)航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術(shù)的飛速發(fā)展,數(shù)字接收機(jī)和軟件無線電也已經(jīng)是現(xiàn)代通信研究的一個熱點(diǎn)。 本文正是順應(yīng)這種發(fā)展趨勢,在某工程項(xiàng)目的通信分系統(tǒng)中建立CDMA直接序列擴(kuò)頻通信系統(tǒng)。 本文作者承擔(dān)了多點(diǎn)無線擴(kuò)頻通信系統(tǒng)的研究,建立了一個完整的仿真系統(tǒng)。提出了適合于本系統(tǒng)的實(shí)現(xiàn)算法,同時還建立了基于軟件無線電平臺的系統(tǒng)的全FPGA設(shè)計(jì)和實(shí)現(xiàn),包括各個模塊的測試和整個系統(tǒng)的聯(lián)合測試。 文章的主要內(nèi)容如下： 1.簡述了擴(kuò)頻通信及軟件無線電的發(fā)展及現(xiàn)狀。 2. 對直擴(kuò)系統(tǒng)的基本原理和系統(tǒng)中采用的相關(guān)關(guān)鍵技術(shù)進(jìn)行了闡述。相關(guān)關(guān)鍵技術(shù)包括擴(kuò)頻碼的研究和選取,擴(kuò)頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應(yīng)門限的研究。 3.詳細(xì)討論了該多點(diǎn)無線通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),提出了適合于本系統(tǒng)的算法。首先闡述了系統(tǒng)的總體設(shè)計(jì)方案和設(shè)計(jì)參數(shù),接著分為物理層和鏈路層詳細(xì)闡述了各個模塊的設(shè)計(jì)與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結(jié)果圖。仿真結(jié)果證明算法的正確性,仿真性能也能滿足系統(tǒng)設(shè)計(jì)的要求。 4.介紹了該多點(diǎn)無線通信系統(tǒng)的硬件平臺與系統(tǒng)調(diào)試。首先介紹了系統(tǒng)的硬件平臺和硬件框圖,介紹了系統(tǒng)的相關(guān)器件及其配置,接著介紹了FPGA的開發(fā)流程、開發(fā)工具、設(shè)計(jì)原則及遇到的相關(guān)問題,最后介紹了系統(tǒng)的設(shè)計(jì)驗(yàn)證與性能分析,給出了系統(tǒng)的調(diào)試方案和調(diào)試結(jié)果。 本文所討論的多點(diǎn)無線通信系統(tǒng)已經(jīng)在某工程項(xiàng)目的通信分系統(tǒng)中實(shí)現(xiàn)。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實(shí)用價(jià)值。
標(biāo)簽： 多點(diǎn) 無線擴(kuò)頻 通信系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：wzr0701
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過對母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結(jié)構(gòu)，由原先RU算法的6級降低為4級；為了縮短編碼延時，設(shè)計(jì)時安排每一級流水線計(jì)算所需的時鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過在實(shí)驗(yàn)板上實(shí)測表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對應(yīng)的編碼算法，也必將成為信道編碼理論未來的研究重點(diǎn)。
上傳時間： 2013-07-26
上傳用戶：qoovoop
波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時信號處理和運(yùn)算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時性。在整個波前處理機(jī)的工作流程中，對CCD傳來的實(shí)時圖像數(shù)據(jù)進(jìn)行實(shí)時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實(shí)時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機(jī)性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點(diǎn)，提出了基于DSP和FPGA芯片的實(shí)時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實(shí)時性能，同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì)，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對高速電路設(shè)計(jì)中易出現(xiàn)的問題，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號完整性問題，包括反射、串?dāng)_等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進(jìn)行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計(jì)，包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì)，介紹了SDRAM的基本操作和工作時序，重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點(diǎn)有：實(shí)時性、高速性。硬件設(shè)計(jì)的執(zhí)行速度，在高速DSP和FPGA中實(shí)現(xiàn)信號處理算法程序，保證了系統(tǒng)實(shí)時性的實(shí)現(xiàn)；性價(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時圖像處理的需求。
標(biāo)簽： DSPFPGA 圖像處理 電路板 硬件設(shè)計(jì)
上傳時間： 2013-04-24
上傳用戶：firstbyte
本文設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機(jī)中。采用自上向下的模塊化設(shè)計(jì)方法，將DDC的功能劃分為基本單元，實(shí)現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設(shè)計(jì)需求。 首先闡述了軟件無線電中關(guān)鍵的數(shù)字信號處理技術(shù)，包括中頻處理中的下變頻技術(shù)、抽取技術(shù)以及帶通采樣技術(shù)。利用MATLAB的Simulink完成了對系統(tǒng)的設(shè)計(jì)與仿真，驗(yàn)證了設(shè)計(jì)的正確性。之后用QuartusII進(jìn)行了基于FPGA抽取濾波器和NCO等關(guān)鍵模塊的設(shè)計(jì)，編譯后進(jìn)行了時序仿真，最后在PCB板上實(shí)現(xiàn)了實(shí)際電路并應(yīng)用于工程項(xiàng)目中。
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。 第二章敘述了線性調(diào)頻信號脈沖壓縮的基本原理，對系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對系統(tǒng)的測試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號 脈沖壓縮
上傳時間： 2013-07-01
上傳用戶：lingduhanya
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
提出通過對分塊圖像的DCT 系數(shù)進(jìn)行動態(tài)范圍壓縮來改進(jìn)傳統(tǒng)的基于DCT 變換的圖像自嵌入水印算法，并結(jié)合灰度變換函數(shù)與JPEG 標(biāo)準(zhǔn)量化表重新設(shè)計(jì)了DCT 系數(shù)碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
