高頻開關(guān)電源系統(tǒng)具有體積小、重量輕、高效節(jié)能、輸出紋波小等優(yōu)點，現(xiàn)已開始逐步成為現(xiàn)代電源系統(tǒng)的主流。但是在傳統(tǒng)的開關(guān)電源技術(shù)中，它通常是采用模擬電路來實現(xiàn)電壓或電流控制的。近年來，隨著數(shù)字信號處理技術(shù)的日益完善、成熟，微處理器/微控制器和數(shù)字信號處理器性價比的不斷提高，數(shù)字控制在以實現(xiàn)復(fù)雜的控制策略，采用數(shù)字控制具有更高的穩(wěn)定性、可靠性和靈活性，并本文對開關(guān)電源的常用拓撲結(jié)構(gòu)、模糊控制、模糊PID控制理論、PWM產(chǎn)生原理進行了研究，在此基礎(chǔ)上設(shè)計了一種新型數(shù)字化的開關(guān)電源系統(tǒng)。該系統(tǒng)以TMS320LF2407為控制核心，利用模糊PID控制，建立電壓環(huán)單環(huán)控制結(jié)構(gòu)，直接生成數(shù)字PWM波形，經(jīng)過IR2118驅(qū)動主電路的功率開關(guān)管(MOSFET)。 本系統(tǒng)采用模糊PID控制策略。該控制策略既能發(fā)揮模糊控制的動態(tài)響應(yīng)快、超調(diào)量小、較好的適應(yīng)性的特點，又能發(fā)揮PID控制的穩(wěn)態(tài)精度高的優(yōu)點，能較好的適應(yīng)開關(guān)電源的非線性，實時性控制的需要。整個電源系統(tǒng)以DSP為控制核心，用單個TMS320LF2407 DSP芯片來集中實現(xiàn)電源輸出調(diào)壓和過壓過流保護等要靈活地選擇不同的控制功能。 另外，本文按照高頻開關(guān)電源的設(shè)計步驟，采用基于DSP的數(shù)字控制方式，最后對本開關(guān)電源主電路進行了PID控制和模糊PID控制的對比仿真研究。仿真結(jié)果表明這種控制策略具有很好的控制性能，算法實現(xiàn)比較簡單，同時控制模塊設(shè)計簡單，可靠性高，是一種比較實用、易于實現(xiàn)的控制算法。
標簽： PID 模糊 控制開關(guān)
上傳時間： 2013-07-01
上傳用戶：candice613
閘流管和雙向可控硅應(yīng)用的十條黃金原則 中文的，很值得學(xué)習(xí)
上傳時間： 2013-08-02
上傳用戶：270189020
隨著電子技術(shù)和計算機技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標準，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進行程序測試與運行，并分析仿真結(jié)果，驗證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺，實現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點是采用新的開發(fā)環(huán)境System Generator for DSP實現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強、設(shè)計周期短、驗證方便、是視頻圖像處理發(fā)展的必然趨勢。
標簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-05-20
上傳用戶：fudong911
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進行了編碼復(fù)雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度，本文改進了幀內(nèi)預(yù)測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標簽： FPGA 264 幀內(nèi)預(yù)測
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
當(dāng)前我國正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期，數(shù)字電視用戶數(shù)量激增，其趨勢是在未來的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中，監(jiān)控數(shù)字電視服務(wù)正成為一種越來越迫切的需要。然而，目前對于數(shù)字電視并沒有合適的監(jiān)測儀器，因此無法及時方便地診斷出現(xiàn)問題的信號以及隔離需要維修的數(shù)字化設(shè)備。通常只有當(dāng)電視屏幕上的圖像消失時我們才知道數(shù)字信號系統(tǒng)出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應(yīng)運而生。目前在數(shù)字電視系統(tǒng)的前端，通過監(jiān)控了解數(shù)字視頻廣播(DVB)信號和服務(wù)的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況，它們在決定未來服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統(tǒng)中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現(xiàn)場可編輯門陣列(FPGA)的實現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統(tǒng)設(shè)計方案并予以了實現(xiàn)。 在本系統(tǒng)中，F(xiàn)PGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩(wěn)定性好、性價比高等優(yōu)點。
上傳時間： 2013-06-04
上傳用戶：love1314
計的PFM 控制模式的開關(guān)型DC/DC 升壓恒流芯片，通過外接電阻可使輸出電流值恒定在0mA～500mA。
上傳時間： 2013-04-24
上傳用戶：lo25643
發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
上傳時間： 2013-04-24
上傳用戶：王慶才
建立在數(shù)據(jù)率轉(zhuǎn)換技術(shù)之上的寬帶數(shù)字偵察接收機要求能夠?qū)崿F(xiàn)高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數(shù)據(jù)率轉(zhuǎn)換技術(shù)是寬帶數(shù)字偵察接收機關(guān)鍵技術(shù)之一，是解決寬帶數(shù)字接收機中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術(shù)以及帶通濾波，即寬帶數(shù)字下變頻技術(shù)，是實現(xiàn)數(shù)據(jù)率轉(zhuǎn)換系統(tǒng)的關(guān)鍵技術(shù)。本文首先介紹了寬帶數(shù)字偵察接收關(guān)鍵技術(shù)之一的數(shù)據(jù)率轉(zhuǎn)換技術(shù)，著重研究了快速、高精度雙信號測頻算法以及實驗系統(tǒng)硬件實現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號特征，指出寬帶數(shù)字接收機必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實時的響應(yīng)時間。給出了一種頻率引導(dǎo)式的數(shù)字接收機方案，簡要介紹這種接收機的關(guān)鍵技術(shù)——快速、高精度頻率估計以及高效的數(shù)據(jù)率轉(zhuǎn)換。 (2)介紹了FFT技術(shù)在測頻算法中的應(yīng)用，比較了FFT專用芯片及其優(yōu)點和缺點，指出為了滿足實時處理要求，必須選用FPGA設(shè)計FFT模塊。 (3)在分析常規(guī)的插值算法基礎(chǔ)上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數(shù)的實部構(gòu)造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關(guān)理論，提出了結(jié)合FFT和自相關(guān)的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調(diào)并對消該頻率成分，最后利用自相關(guān)理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術(shù)，研究了信號平方與FFT結(jié)合的雙信號頻率估計算法。根據(jù)信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術(shù)提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復(fù)信號，F(xiàn)PGA硬件實現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數(shù)估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現(xiàn)架構(gòu)，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統(tǒng)的硬件設(shè)計方案，給出了快速測頻及帶寬估計模塊設(shè)計。
上傳時間： 2013-06-02
上傳用戶：youke111
離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應(yīng)用十分廣泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標準所采用。由于其計算量較大，軟件實現(xiàn)往往難以滿足實時處理的要求，因而在很多實際應(yīng)用中需要采用硬件設(shè)計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內(nèi)容就是針對圖像處理應(yīng)用的8×8二維DCT/IDCT處理核的硬件實現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細說明了DCT變換實現(xiàn)圖像壓縮的過程，并與其它變換比較說明了用DCT變換實現(xiàn)圖像壓縮的優(yōu)勢。接著，分析研究了DCT的各種快速算法，總結(jié)了前人對DCT快速算法及其實現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設(shè)計方案。兩種方案均利用DCT的行列分離特性，采用流水線設(shè)計技術(shù)，將二維DCT/IDCT實現(xiàn)轉(zhuǎn)化為兩個一維DCT/IDCT實現(xiàn)。在一維DCT/IDCT設(shè)計中，根據(jù)圖像處理的特點對Loeffler算法的數(shù)據(jù)流進行了優(yōu)化，通過合理安排時鐘周期數(shù)和簡化各周期內(nèi)的操作，大大縮短了關(guān)鍵路徑的執(zhí)行時間，從而提高了流水線的執(zhí)行速度。最后，對所設(shè)計的DCT/IDCT處理核進行了綜合和時序仿真。 結(jié)果表明，當(dāng)使用Altera公司的MERCURY系列FPGA器件時，本文設(shè)計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算，消耗2827個邏輯單元；方案二能夠在74M時鐘頻率下正常工作，消耗1629個邏輯單元。
上傳時間： 2013-07-14
上傳用戶：3291976780
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
