MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容，建立系統(tǒng)級(jí)設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問幀存儲(chǔ)器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語(yǔ)言描述，通過了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過實(shí)際視頻碼流測(cè)試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
隨著數(shù)字時(shí)代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：sn2080395
設(shè)計(jì)了一種適合于H.264 的變字長(zhǎng)解碼器根據(jù)碼流特點(diǎn)進(jìn)行模塊劃分減少硬件開銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進(jìn)行并行解碼每個(gè)時(shí)鐘解一個(gè)碼字采用Verilog 語(yǔ)言進(jìn)行設(shè)計(jì)仿真并通過
上傳時(shí)間： 2013-07-15
上傳用戶：shen007yue
本文著重研究了多路數(shù)字節(jié)目復(fù)用器中的對(duì)多路預(yù)處理TS流復(fù)用的原理和基于FPGA的實(shí)現(xiàn)方法。首先論述了關(guān)于數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)以及數(shù)字電視節(jié)目專用信息(PSI)，并結(jié)合多路數(shù)字節(jié)目復(fù)用的基本原理提出了一套基于FPGA的設(shè)計(jì)方案。通過對(duì)復(fù)用器輸入部分、復(fù)用控制邏輯和PCR校正等一系列模塊的設(shè)計(jì)及仿真驗(yàn)證，達(dá)到了設(shè)計(jì)的要求，取得了一定的研究成果。
標(biāo)簽： FPGA MPEG 預(yù)處理 TS流
上傳時(shí)間： 2013-06-09
上傳用戶：bugtamor
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計(jì)，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對(duì)專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化，流水線操作和并行化，芯片運(yùn)行穩(wěn)定性等問題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過程，同時(shí)給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能，并且具有自動(dòng)限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對(duì)：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計(jì)了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計(jì)優(yōu)化問題，并針對(duì)逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn)，提出一種全新的“分層多級(jí)流水線”設(shè)計(jì)技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計(jì)問題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭(zhēng)冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時(shí)間： 2013-05-28
上傳用戶：ice_qi
信息化社會(huì)的到來以及IP技術(shù)的興起，正深刻的改變著電信網(wǎng)絡(luò)的面貌以及未來技術(shù)發(fā)展的走向。無線通信技術(shù)的發(fā)展為實(shí)現(xiàn)數(shù)字化社區(qū)提供了有力的保證。而視頻通信則成為多媒體業(yè)務(wù)的核心。如何在環(huán)境惡劣的無線環(huán)境中，實(shí)時(shí)傳輸高質(zhì)量的視頻面臨著巨大的挑戰(zhàn)，因此這也成為人們的研究熱點(diǎn)。 對(duì)于無線移動(dòng)信道來說，網(wǎng)絡(luò)的可用帶寬是有限的。由于多徑、衰落、時(shí)延擴(kuò)展、噪聲影響和信道干擾等原因，無線移動(dòng)通信不僅具有帶寬波動(dòng)的特點(diǎn)，而且信道誤碼率高，經(jīng)常會(huì)出現(xiàn)連續(xù)的、突發(fā)性的傳輸錯(cuò)誤。無線信道可用帶寬與傳輸速率的時(shí)變特性，使得傳輸?shù)目煽啃源鬄榻档汀?視頻播放具有嚴(yán)格的實(shí)時(shí)性要求，這就要求網(wǎng)絡(luò)為視頻的傳輸提供足夠的帶寬.有保障的延時(shí)和誤碼率。為了獲得可接受的重建視頻質(zhì)量，視頻傳輸至少需要28Kbps左右的帶寬。而且視頻傳輸對(duì)時(shí)延非常敏感。然而無線移動(dòng)網(wǎng)絡(luò)卻無法提供可靠的服務(wù)質(zhì)量。 基于無線視頻通信面臨的挑戰(zhàn)，本文在對(duì)新一代視頻編碼國(guó)際標(biāo)準(zhǔn)H.264/AVC研究的基礎(chǔ)上，主要在提高其編碼效率和H.264的無線傳輸抗誤碼性能，以及如何在嵌入式環(huán)境下實(shí)現(xiàn)H.264解碼器進(jìn)行了研究。 結(jié)合低碼率和幀內(nèi)刷新，提出一種針對(duì)感興趣區(qū)的可變幀內(nèi)刷新方法。實(shí)驗(yàn)表明該方法可以使用較少的碼率對(duì)感興趣區(qū)域進(jìn)行更好的錯(cuò)誤控制，以提高區(qū)域圖像質(zhì)量，同時(shí)能根據(jù)感興趣區(qū)及信道的狀況自動(dòng)調(diào)整宏塊刷新數(shù)量，充分利用有限的碼率。 為了有效的平衡編碼效率和抗誤碼能力的之間的矛盾，筆者提出了一種自適應(yīng)FMO(Flexible Macroblock Order)編碼方法，可根據(jù)圖像的復(fù)雜度自適應(yīng)地選擇編碼所需的FMO模式。仿真結(jié)果表明這種FMO編碼方式完全可行，且在運(yùn)動(dòng)復(fù)雜度頻繁變化時(shí)效果更加明顯，完全可應(yīng)用在環(huán)境惡劣的無線信道中。 在對(duì)嵌入式PXA270硬件結(jié)構(gòu)和X264研究的基礎(chǔ)上，基本實(shí)現(xiàn)了基于H.264的嵌入式解碼，在PXA270基礎(chǔ)上進(jìn)行環(huán)境的配置，定制WirtCE操作系統(tǒng)，并編譯、產(chǎn)生開發(fā)所用的SDK和下載內(nèi)核到目標(biāo)機(jī)。利用開發(fā)工具EVC實(shí)現(xiàn)在PC機(jī)上的實(shí)時(shí)開發(fā)和在線仿真調(diào)試，最終實(shí)現(xiàn)了對(duì)無差錯(cuò)H.264碼流實(shí)時(shí)解碼。
標(biāo)簽： 264 ARM 無線傳輸 差錯(cuò)控制
上傳時(shí)間： 2013-06-18
上傳用戶：也一樣請(qǐng)求
本文介紹了通訊協(xié)議轉(zhuǎn)換器研究的背景意義和目前國(guó)內(nèi)外發(fā)展的現(xiàn)狀，并詳細(xì)敘述了所選方案的設(shè)計(jì)過程。本協(xié)議轉(zhuǎn)換器的豐控制芯片采用了基于ARM7內(nèi)核的32位微控制芯片LPC2212，提供了高速穩(wěn)定的硬件平臺(tái)。操作系統(tǒng)采用實(shí)時(shí)嵌入式操作系統(tǒng)μC/OS-Ⅱ，工作穩(wěn)定，實(shí)時(shí)性強(qiáng)，移植方便。 本文的豐要內(nèi)容如下：整體的設(shè)計(jì)思路，結(jié)構(gòu)組成；系統(tǒng)硬件的設(shè)計(jì)，豐要包括網(wǎng)絡(luò)接口電路，USB接口電路，以及串口擴(kuò)展電路；TCP/IP協(xié)議，豐要包括TCP協(xié)議，IP協(xié)議，ARP協(xié)議等；USB協(xié)議，豐要包括USB設(shè)備構(gòu)架，USB數(shù)據(jù)流模型；串口數(shù)據(jù)轉(zhuǎn)以太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)以及太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)轉(zhuǎn)串口數(shù)據(jù)；嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ，豐要包括信號(hào)量，消息郵箱，消息隊(duì)列等；操作系統(tǒng)的移植，豐要包括與處理器相關(guān)的文件的改寫。整個(gè)系統(tǒng)的硬件和底層軟件部分已經(jīng)完成，經(jīng)串口調(diào)試軟件、USB總線監(jiān)測(cè)軟件以及以太網(wǎng)數(shù)據(jù)監(jiān)測(cè)軟件進(jìn)行實(shí)際的收發(fā)數(shù)據(jù)實(shí)驗(yàn)，驗(yàn)證了方案的合理性。 在USB和以太網(wǎng)驅(qū)動(dòng)程序的編寫中，查閱了大量的相關(guān)資料。對(duì)于USB協(xié)議，重點(diǎn)分析了USB協(xié)議的架構(gòu)和數(shù)據(jù)流模型。對(duì)于TCP/IP協(xié)議，仔細(xì)分析了其封裝和分用，分析了TCP協(xié)議、IP協(xié)議、ARP協(xié)議的原理及程序的實(shí)現(xiàn)。對(duì)于操作系統(tǒng)的移植，給出了具體的實(shí)現(xiàn)步驟，并給出了豐要的代碼。
標(biāo)簽： ARM 環(huán)境 通訊協(xié)議 轉(zhuǎn)換器
上傳時(shí)間： 2013-06-10
上傳用戶：f1364628965
ISO和ITU-T制定的一系列視頻編碼國(guó)際標(biāo)準(zhǔn)的推出，開創(chuàng)了視頻通信和存儲(chǔ)應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個(gè)共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲(chǔ)容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上，綜合出各種標(biāo)準(zhǔn)中實(shí)現(xiàn)途徑的共性和優(yōu)勢(shì)，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺(tái)上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點(diǎn)，建立一個(gè)可重構(gòu)的內(nèi)核處理模塊。進(jìn)一步的完善算法(運(yùn)算速度、精度)和外圍系統(tǒng)后，就可作為專用視頻壓縮編碼器進(jìn)行門級(jí)電路設(shè)計(jì)的原型，構(gòu)建一個(gè)片上可編程的獨(dú)立系統(tǒng)。 編碼器設(shè)計(jì)有良好的應(yīng)用前景，通過使用離散余弦變換和熵編碼，對(duì)運(yùn)動(dòng)圖像從空間上進(jìn)行壓縮編碼，使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲(chǔ)和編輯等方面的要求。同時(shí)，系統(tǒng)的設(shè)計(jì)將解碼的工作量大幅度降低，功能模塊在作適當(dāng)?shù)母膭?dòng)后可為解碼器的參考設(shè)計(jì)使用。 研究所涉及的各功能模塊都進(jìn)行了系統(tǒng)性的仿真和綜合，滿足工程樣機(jī)的前期研發(fā)需要。
上傳時(shí)間： 2013-04-24
上傳用戶：xiangwuy
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速?gòu)?fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語(yǔ)言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語(yǔ)言對(duì)高速?gòu)?fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速?gòu)?fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時(shí)間： 2013-07-17
上傳用戶：wfl_yy
電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國(guó)廣播事業(yè)的發(fā)展，對(duì)我國(guó)廣播業(yè)開發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處，根據(jù)歐洲ETS300799標(biāo)準(zhǔn)，實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案，這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯(cuò)編碼，使得信號(hào)抗干擾能力大大加強(qiáng)，提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量，特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼，對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào)，通過其它方法替代原有信號(hào)，對(duì)音質(zhì)影響不大，節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開發(fā)成本。 同時(shí)，我們采用FPGA硬件開發(fā)平臺(tái)和VHDL硬件描述語(yǔ)言編寫代碼實(shí)現(xiàn)硬件功能，而不采用專用芯片實(shí)現(xiàn)功能，使得修改電路和升級(jí)變得異常方便，大大提高了開發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過軟件仿真和硬件驗(yàn)證，本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能，擴(kuò)展性較好，硬件資源開銷較小，具有實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-15
上傳用戶：afeiafei309
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
