一．產(chǎn)品描述 提供8個觸摸感應按鍵，二進制(BCD)編碼輸出，具有一個按鍵承認輸出的顯示，按鍵後的資料會維持到下次按鍵，可先判斷按鍵承認的狀態(tài)。提供低功耗模式，可使用於電池應用的產(chǎn)品。對於防水和抗干擾方面有很優(yōu)異的表現(xiàn)! 二．產(chǎn)品特色 1.工作電壓範圍：3.1V – 5.5V 2. 工作電流： 3mA (正常模式)；15 uA (休眠模式) @5V 3. 8 個觸摸感應按鍵 4.持續(xù)無按鍵 4 秒，進入休眠模式 5. 提供二進制(BCD)編碼直接輸出介面(上電 D2~D0/111) 6. 按鍵後離開，輸出狀態(tài)會維持到下次按鍵才會改變。 7. 提供按鍵承認有效輸出，當有按鍵時輸出低電平，無按鍵為高電平。 8. 可以經(jīng)由調(diào)整 CAP 腳的外接電容，調(diào)整靈敏度，電容越大靈敏度越高 9. 具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別 10. 內(nèi)建 LDO 增加電源的抗干擾能力 三．產(chǎn)品應用 各種大小家電，娛樂產(chǎn)品 四．功能描述 1.VK3708BM 於手指按壓觸摸盤，在 60ms 內(nèi)輸出對應按鍵的狀態(tài)。 2.單鍵優(yōu)先判斷輸出方式處理, 如果 K1 已經(jīng)承認了, 需要等 K1 放開後, 其他按鍵才能再被承認，同時間只有一個按鍵狀態(tài)會被輸出。 3.具有防呆措施, 若是按鍵有效輸出連續(xù)超過 10 秒, 就會做復位。 4.環(huán)境調(diào)適功能，可隨環(huán)境的溫濕度變化調(diào)整參考值，確保按鍵判斷工作正常。 5.可分辨水與手指的差異，對水漫與水珠覆蓋按鍵觸摸盤，仍可正確判斷按鍵動作。但水不可於按鍵觸摸盤上形成“水柱”，若如此則如同手按鍵一般，會有按鍵承認輸出。 6.內(nèi)建 LDO 及抗電源雜訊的處理程序，對電源漣波的干擾有很好的耐受能力。 7.不使用的按鍵請接地，避免太過靈敏而產(chǎn)生誤動。 聯(lián)系人：許碩 QQ：191 888 5898 聯(lián)系電話：188 9858 2398（微信）
標簽： KEYS 3708 SOP 16 BM VK 抗干擾 防水 省電
上傳時間： 2019-08-08
上傳用戶：szqxw1688
linux內(nèi)核源碼分析，linux內(nèi)核學習好幫手。
標簽： linux
上傳時間： 2022-05-12
上傳用戶：
這本書 講了很多關(guān)于信號完整性的設計。對于入門的硬件工程師比較有用。
標簽： 信號完整性分析
上傳時間： 2022-05-28
上傳用戶：
高速電路有兩個方面的含義，一是頻率高，通常認為數(shù)字電路的頻率達到或是超45MHZ至50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個系統(tǒng)的三分之一，就稱為高速電路：二是從信號的上升與下降時間考慮，當信號的上升時小于6倍信號傳輸延時時即認為信號是高速信號’。此時考慮的與信號的具體頻率無關(guān).高速PCB的出現(xiàn)將對硬件人員提出更高的要求，僅僅依靠自己的經(jīng)驗去布線，會顧此失彼，造成研發(fā)周期過長，浪費財力物力，生產(chǎn)出來的產(chǎn)品不穩(wěn)定。高速電路設計在現(xiàn)代電路設計中所占的比例越來越大，設計難度也越來越高，它的解決不僅需要高速器件，更需要設計者的智慧和仔細的工作，必須認真研究分析具體情況，解決存在的高速電路問題.一般說來主要包括三方面的設計：信號完整性設計、電磁兼容設計、電源完整性設計.從廣義上講，信號完整性指的是在高速產(chǎn)品中有互連線引起的所有問題，它主要研究互連線與數(shù)字信號的電壓電流波形相互作用時其電氣特性參數(shù)如何影響產(chǎn)品的性能。對于高速PCB設計者來說，熟悉信號完整性問題機理理論知識、熟練掌握信號完整性分析方法、靈活設計信號完整性問題的解決方案是很重要的，因為只有這樣才能成為21世紀信息高速化的成功硬件工程師。
標簽： cadence allegro pcb si仿真
上傳時間： 2022-07-20
上傳用戶：zhanglei193
AD18中文破解版是一款出自Altium公司之手的專業(yè)化產(chǎn)品設計工具，AD18中文版功能全面，提供了各種原理圖設計、電路仿真、PCB繪制編輯、拓撲邏輯自動布線、信號完整性分析和設計輸出等功能，Altium Designer 18操作界面十分的簡潔，支持多項增強功能，優(yōu)化后的工作流程大大提升了我們的工作效率。AD18軟件特色 AD18支持嵌入式和嵌入式組件的PCB設計，先進的布局管理，自動路徑跟蹤等等。 Spice模擬電路分析 原理圖設計和實施 它有一個非常完整的正確類別的不同部分庫 具有VHDL仿真和調(diào)試功能的全面編碼和FPGA設計(硬件描述語言)和… 能夠輸出為3D電路 有多個附加組件可為軟件添加新功能 支持所有PCB公司AD18軟件功能 Altium designer 18 顯著地提高了用戶體驗和效率，利用極具現(xiàn)代感的用戶界面(如果單論用戶界面的友好程度，現(xiàn)在AD 18的界面做得是幾大PCB設計軟件里頭算是最棒的了)使設計流程流線化，同時實現(xiàn)了前所未有的性能優(yōu)化。使用64位體系結(jié)構(gòu)和多線程的結(jié)合實現(xiàn)了在PCB設計中更大的穩(wěn)定性、更快的速度和更強的功能。 互聯(lián)的多板裝配 多板之間的連接關(guān)系管理和增強的3D引擎使您可以實時呈現(xiàn)設計模型和多板裝配情況 – 顯示更快速，更直觀，更逼真。 時尚的用戶界面體驗 全新的，緊湊的用戶界面提供了一個全新而直觀的環(huán)境，并進行了優(yōu)化，可以實現(xiàn)無與倫比的設計工作流可視化。 強大的PCB設計 利用64位CPU的架構(gòu)優(yōu)勢和多線程任務優(yōu)化使您能夠比以前更快地設計和發(fā)布大型復雜的電路板。 快速、高質(zhì)量的布線 視覺約束和用戶指導的互動結(jié)合使您能夠跨板層進行復雜的拓撲結(jié)構(gòu)布線 – 以計算機的速度布線，以人的智慧保證質(zhì)量。 實時的BOM管理 鏈接到BOM的最新供應商元件信息使您能夠根據(jù)自己的時間表做出有根據(jù)的設計決策 簡化的PCB文檔處理流程 在一個單一的，緊密的設計環(huán)境中記錄所有裝配和制造視圖，并通過鏈接的源數(shù)據(jù)進行一鍵更新。
上傳時間： 2022-07-22
上傳用戶：canderile
VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（5）資源包含以下內(nèi)容：1. 嵌入式數(shù)據(jù)庫系統(tǒng).2. 一個演示實時多任務系統(tǒng)運行的仿真程序源碼.3. 偉福仿真器軟件使用.4. 一個完美的門禁考勤系統(tǒng)數(shù)據(jù)存儲方案.5. 華邦CPU編程器仿真器設計.6. 給大家發(fā)一個４４b0x開發(fā)板的源代碼.7. 一個s3c44b0上的啟動兼測試程序.8. s3c44b0的一個bios源程序.9. DVB I2C讀寫驅(qū)動程序.10. 一種QPSK調(diào)制解調(diào)算法的誤碼率仿真.11. 嵌入式可編程器件CPLD的典型實例 壓縮包.12. 外部中斷INT0模擬1200bps串口通訊。一次MCU可以可以接收并通過MCU向下位機發(fā)送30個字節(jié)。.13. 老外個人做的MP3/優(yōu)盤。使用ATMEL MEGA系列的MCU.14. 關(guān)于PS/2和USB鍵盤、鼠標的各種掃描碼的資料。.15. TMS320F240 DSK板原理圖.16. 本文從理論上推導出CRC 算法實現(xiàn)原理.17. 一個TCPIP應用于MSP430的源程序.18. 8位LED顯示芯片7219的C原程序.19. 嵌人式系統(tǒng)編程學習.20. sonix 常用mcu的硬件資料.21. D1302充電程序.22. 對24C02的讀、寫.23. 嵌入式瀏覽器Dillo源碼.24. 手寫識別Chinput源碼.25. 嵌入式設計應用范例系列一。.26. 基于PPC的BootLoader.27. 數(shù)模轉(zhuǎn)換程序.28. 串行打印機程序！.29. 下載用上位機程序.30. LCD點陣12864 C語言.31. 用c寫的液晶驅(qū)動.32. EMBEDDED SOFTWARE DEVELOPMENT WITH ECOS.33. Nucleus PLUS源碼分析.34. 44bx中文手冊.35. bsp基本概念.36. FAT32文件系統(tǒng)詳細介紹.37. Flash文件系統(tǒng)實現(xiàn)論文.38. i.MX開發(fā)板原理圖.39. Linux MTD源代碼分析.40. ULIP及vxsim網(wǎng)絡仿真的實現(xiàn).
上傳時間： 2013-07-19
上傳用戶：eeworm
本書是一個比較完整介紹TCP/IP協(xié)議的動作的書籍，對新手有很大的幫助。
上傳時間： 2013-04-24
上傳用戶：yolo_cc
本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內(nèi)容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協(xié)議的解析，對對象存儲系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)的對象存儲控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點。 ⑵采用Cyclone II器件實現(xiàn)的對象存儲控制器的網(wǎng)絡接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運行。在設計實現(xiàn)PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設計方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關(guān)的控制和管理工作。實現(xiàn)了豐富的接口設計，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術(shù)附件)等網(wǎng)絡存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設計規(guī)則檢查，生成了網(wǎng)表用作下一步設計工作的交付文件。
上傳時間： 2013-04-24
上傳用戶：lijinchuan
目前對數(shù)字化音頻處理的具體實現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點。另一方面現(xiàn)有解決方案的設計主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數(shù)字化音頻處理平臺進行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設計工作流程，并對嵌入式音頻處理系統(tǒng)專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路，并將設計思路得以實現(xiàn)。完成了FPGA的設計及實現(xiàn)過程，包括：系統(tǒng)整體分析，設計流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個角度完善PCB板設計，給出了各個系統(tǒng)組成部分的詳細設計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環(huán)境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個功能模塊的實驗與分析等。實驗和分析結(jié)果論證了系統(tǒng)設計的合理性和實用性。 本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領域的優(yōu)點充分發(fā)揮于音頻信號處理領域。
上傳時間： 2013-04-24
上傳用戶：lanwei
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實現(xiàn)RAID控制器硬件設計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設計方案：獨立微處理器和較大容量的內(nèi)存；實現(xiàn)RAID級別遷移，在線容量擴展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現(xiàn)時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="s4ae4"></strike>
<table id="s4ae4"></table>