實(shí)用電子技術(shù)專輯 385冊(cè) 3.609G新型智慧驅(qū)動(dòng)器可簡(jiǎn)化開(kāi)關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
開(kāi)關(guān)電源相關(guān)專輯 119冊(cè) 749M開(kāi)關(guān)電源基本原理與設(shè)計(jì)介紹 62頁(yè) 2.3M ppt.ppt
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
開(kāi)關(guān)電源相關(guān)專輯 119冊(cè) 749M剖析切換式電源供應(yīng)器的原理及常用元件規(guī)格.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
最新交換式電源技術(shù).pdf 臺(tái)灣書籍
標(biāo)簽： 交換式電源
上傳時(shí)間： 2021-11-28
上傳用戶：
符合能量星標(biāo)準(zhǔn)的電源電路圖符合能量星標(biāo)準(zhǔn)的電源電路圖符合能量星標(biāo)準(zhǔn)的電源電路圖
標(biāo)簽： 電源電路
上傳時(shí)間： 2021-12-09
上傳用戶：
開(kāi)關(guān)電源的PCB設(shè)計(jì)規(guī)范.PDF
標(biāo)簽： pcb 開(kāi)關(guān)電源
上傳時(shí)間： 2021-12-12
上傳用戶：
一．產(chǎn)品描述 提供10個(gè)觸摸感應(yīng)按鍵及兩線式串列界面，並有中斷輸出INT腳與MCU聯(lián)繫。特性上對(duì)於防水和抗干擾方面有很優(yōu)異的表現(xiàn)! 二。產(chǎn)品特色 1. 工作電壓範(fàn)圍：3.1V – 5.5V 2. 工作電流：3mA@5V 3. 10 個(gè)觸摸感應(yīng)按鍵 4. 提供串列界面 SCK、SDA、INT 作為與 MCU 溝通方式。 5. 可以經(jīng)由調(diào)整 CAP 腳的外接電容，調(diào)整靈敏度，電容越大靈敏度越高 6.具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別 7. 內(nèi)建 LDO 增加電源的抗干擾能力 三。產(chǎn)品應(yīng)用 各種大小家電，娛樂(lè)產(chǎn)品 四．功能描述 1.VK3610IM 於手指按壓觸摸盤，在 60ms 內(nèi)輸出對(duì)應(yīng)按鍵的狀態(tài)。 2.單鍵優(yōu)先判斷輸出方式處理, 如果 K1 已經(jīng)承認(rèn)了, 需要等 K1 放開(kāi)後, 其他按鍵才能再被承認(rèn)，同時(shí)間只有一個(gè)按鍵狀態(tài)會(huì)被輸出。 3.具有防呆措施, 若是按鍵有效輸出連續(xù)超過(guò) 10 秒, 就會(huì)做復(fù)位。 4.環(huán)境調(diào)適功能，可隨環(huán)境的溫濕度變化調(diào)整參考值，確保按鍵判斷工作正常。 5.可分辨水與手指的差異，對(duì)水漫與水珠覆蓋按鍵觸摸盤，仍可正確判斷按鍵動(dòng)作。但水不可於按鍵觸摸盤上形成“水柱”，若如此則如同手按鍵一般，會(huì)有按鍵承認(rèn)輸出。 6.內(nèi)建 LDO 及抗電源雜訊的處理程序，對(duì)電源漣波的干擾有很好的耐受能力。 7.不使用的按鍵請(qǐng)接地，避免太過(guò)靈敏而產(chǎn)生誤動(dòng)。
標(biāo)簽： KEYS VK3610 SOP 10 16 IM VK 抗干擾
上傳時(shí)間： 2019-08-08
上傳用戶：szqxw1688
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
無(wú)線感測(cè)器已變得越來(lái)越普及，短期內(nèi)其開(kāi)發(fā)和部署數(shù)量將急遽增加。而無(wú)線通訊技術(shù)的突飛猛進(jìn)，也使得智慧型網(wǎng)路中的無(wú)線感測(cè)器能夠緊密互連。此外，系統(tǒng)單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無(wú)線感測(cè)器系統(tǒng)相繼問(wèn)市。儘管如此，工程師仍面臨一個(gè)重大的挑戰(zhàn)：即電源消耗。
標(biāo)簽： 能量采集 無(wú)線感測(cè)器
上傳時(shí)間： 2013-10-30
上傳用戶：wojiaohs
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
