MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級(jí),但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法.目前市場(chǎng)上MPEG-4視頻編解碼芯片主要是Simple Profile級(jí)別的,而我們?cè)O(shè)計(jì)的芯片要實(shí)現(xiàn)Advanced Simple Profile級(jí)別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計(jì)方案,我們?cè)O(shè)計(jì)了基于FPGA的MPEG-4芯片設(shè)計(jì)開發(fā)平臺(tái),完成算法的硬件仿真與測(cè)試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設(shè)計(jì),分為兩個(gè)部分.第一部分介紹了目前國(guó)內(nèi)外實(shí)現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國(guó)際上MPEG-4視頻編解碼芯片設(shè)計(jì)的一般方法及其發(fā)展趨勢(shì),詳細(xì)描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點(diǎn)講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個(gè)電路模塊的設(shè)計(jì),包括電源模塊、FPGA配置模塊、時(shí)鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時(shí)也介紹了I
標(biāo)簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)
上傳時(shí)間： 2013-06-15
上傳用戶：it男一枚
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來越廣泛的應(yīng)用.但是在某些對(duì)傳輸容量需求不大的場(chǎng)合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會(huì)造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對(duì)客戶不同需要設(shè)計(jì)不同的方案,在某些特定的接入場(chǎng)合具有一定的優(yōu)勢(shì).本課題根據(jù)現(xiàn)實(shí)的需要,提出并設(shè)計(jì)了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時(shí)提供12路E1的透明傳輸和一個(gè)線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實(shí)現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢(shì).本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識(shí),然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計(jì),對(duì)所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計(jì),以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實(shí)現(xiàn)4路E1信號(hào)到1路二次群信號(hào)的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測(cè)和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號(hào)通過碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號(hào)和變換過的以太網(wǎng)MII信號(hào)進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時(shí)提取時(shí)鐘采用XILINX的CDR方案.并對(duì)接收到的信號(hào)經(jīng)過5b6b解碼后,分接出各路信號(hào).
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時(shí)間： 2013-07-23
上傳用戶：lansedeyuntkn
提高LED顯示屏畫質(zhì)的驅(qū)動(dòng)電路設(shè)計(jì)方案 ? 利用驅(qū)動(dòng)芯片快速響應(yīng)來提升LED顯示屏畫質(zhì) 解決方案： ? 將同一個(gè)時(shí)間內(nèi)輸出電流的脈沖平均打散 ? PCB最好是4層板以上，走線部份越短越好 ? VLED與VCC分開為不同電源 ? VLED及VCC對(duì)地端加上一個(gè)大的穩(wěn)壓電容
標(biāo)簽： LED 顯示屏 畫質(zhì) 驅(qū)動(dòng)電路
上傳時(shí)間： 2013-06-07
上傳用戶：gaoyining
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn)，使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來源是：相位截?cái)鄮淼碾s散信號(hào)；幅度量化帶來的雜散信號(hào)；DAC的非線性特性帶來的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn)，本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
標(biāo)簽： DDSFPGA 多波形 信號(hào)源
上傳時(shí)間： 2013-07-27
上傳用戶：sc965382896
隨著信息產(chǎn)業(yè)的不斷發(fā)展,人們對(duì)數(shù)據(jù)傳輸速率要求越來越高,從而對(duì)數(shù)據(jù)發(fā)送端和接收端的性能都提出了更高的要求。接收機(jī)的一個(gè)重要任務(wù)就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數(shù)據(jù)信號(hào)中提取同步信息,并進(jìn)而將數(shù)據(jù)正確的恢復(fù)出來。而數(shù)據(jù)恢復(fù)電路是光纖通信和其他許多類似數(shù)字通信領(lǐng)域中不可或缺的關(guān)鍵電路,其性能決定了接收端的總體性能。 目前,數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)主要有“時(shí)鐘提取”和“過采樣”兩種結(jié)構(gòu)。基于“過采樣”的數(shù)據(jù)恢復(fù)方法的關(guān)鍵是過采樣,即通過引入?yún)⒖紩r(shí)鐘,并增加時(shí)鐘源個(gè)數(shù)的方式來代替第一種方法中的“時(shí)鐘提取”。與“時(shí)鐘提取”的數(shù)據(jù)恢復(fù)方法相比,基于“過采樣”的數(shù)據(jù)恢復(fù)方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時(shí)間和更高的抖動(dòng)容限,更易于通過數(shù)字的方法實(shí)現(xiàn),實(shí)現(xiàn)更簡(jiǎn)單,成本更低,并且這是一種數(shù)字化的模擬技術(shù)。如果能通過“過采樣”方法在普通的邏輯電路上實(shí)現(xiàn)622.08Mb/s甚至更高速率的數(shù)據(jù)恢復(fù),并將它作為一個(gè)IP模塊來代替專用的時(shí)鐘恢復(fù)芯片,這無疑將是性能和成本的較好結(jié)合。 本文主要研究“過采樣”數(shù)據(jù)恢復(fù)電路的基本原理,通過全數(shù)字的設(shè)計(jì)方法,給出了在低成本可編程器件FPGA上實(shí)現(xiàn)數(shù)據(jù)恢復(fù)電路兩種不同的過采樣的實(shí)現(xiàn)方案,即基于時(shí)鐘延遲的過采樣和基于數(shù)據(jù)延遲的過采樣。基于時(shí)鐘延遲的過采樣數(shù)據(jù)恢復(fù)電路方案,通過測(cè)試驗(yàn)證,其最高恢復(fù)的數(shù)據(jù)傳輸率可達(dá)到640Mb/s。測(cè)試結(jié)果表明,采用該方案實(shí)現(xiàn)的時(shí)鐘恢復(fù)電路可工作在光纖通信系統(tǒng)STM-4速率級(jí),即622.08MHz頻率上,各方面指標(biāo)基本符合要求。
標(biāo)簽： FPGA 光接收機(jī) 數(shù)據(jù)恢復(fù) 電路
上傳時(shí)間： 2013-04-24
上傳用戶：axxsa
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進(jìn)，人們對(duì)通信的保密性能，抗干擾能力的要求越來越高，而且對(duì)信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實(shí)現(xiàn)都離不開擴(kuò)頻通信技術(shù)的應(yīng)用，而擴(kuò)頻通信芯片作為擴(kuò)頻通信網(wǎng)絡(luò)的核心器件，自然也成了研究的重點(diǎn)。本論文旨在借鑒國(guó)內(nèi)外相關(guān)研究成果，并以家庭電力線通信環(huán)境為背景，驗(yàn)證了一種CDMA碼分多址通信的實(shí)現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo)，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎(chǔ)，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開發(fā)平臺(tái)；以QuartusⅡ 7.2為開發(fā)環(huán)境，運(yùn)用Verilog硬件描述語言，編寫擴(kuò)頻模塊和解擴(kuò)模塊，并且進(jìn)行了測(cè)試、仿真和綜合，驗(yàn)證了通過專用芯片實(shí)現(xiàn)擴(kuò)頻通信系統(tǒng)的可行性。應(yīng)用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關(guān)，智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令，實(shí)現(xiàn)對(duì)家電的遠(yuǎn)程遙控。使用兩塊FPGA開發(fā)板，實(shí)現(xiàn)了擴(kuò)頻通信基本收發(fā)是本設(shè)計(jì)得主要成果；將擴(kuò)頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計(jì)當(dāng)中是本文的一個(gè)特點(diǎn)。 仿真和實(shí)驗(yàn)表明：采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行，由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實(shí)施家電控制，并具有一定的節(jié)能效果。
標(biāo)簽： FPGA 擴(kuò)頻通信 芯片設(shè)計(jì)
上傳時(shí)間： 2013-06-17
上傳用戶：vaidya1bond007b1
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級(jí)。
上傳時(shí)間： 2013-06-22
上傳用戶：jennyzai
隨著國(guó)民經(jīng)濟(jì)的發(fā)展和社會(huì)的進(jìn)步，人們?cè)絹碓叫枰憬莸慕煌üぞ撸瑥亩龠M(jìn)了汽車工業(yè)的發(fā)展，同時(shí)汽車發(fā)動(dòng)機(jī)檢測(cè)維修等相關(guān)行業(yè)也發(fā)展起來。在汽車發(fā)動(dòng)機(jī)檢測(cè)維修中，發(fā)動(dòng)機(jī)電腦(Electronic Control．Unit-ECU)檢測(cè)維修是其中最關(guān)鍵的部分。發(fā)動(dòng)機(jī)電腦根據(jù)發(fā)動(dòng)機(jī)的曲軸或凸輪軸傳感器信號(hào)控制發(fā)動(dòng)機(jī)的噴油、點(diǎn)火和排氣。所以，維修發(fā)動(dòng)機(jī)電腦時(shí)，必須對(duì)其施加正確的信號(hào)。目前，許多發(fā)動(dòng)機(jī)的曲軸和凸輪軸傳感器信號(hào)已不再是正弦波和方波等傳統(tǒng)信號(hào)，而是多種復(fù)雜波形信號(hào)。為了能夠提供這種信號(hào)，本文研究并設(shè)計(jì)了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設(shè)計(jì)現(xiàn)場(chǎng)可編程門陣列(FPGA)的方案實(shí)現(xiàn)頻率合成，擴(kuò)展數(shù)據(jù)存儲(chǔ)器存儲(chǔ)波形的量化幅值(波形數(shù)據(jù))，在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號(hào)。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計(jì)中采用FPGA芯片EPF10K10QC208-4實(shí)現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級(jí)放大電路來完成：第一級(jí)對(duì)D/A輸出信號(hào)進(jìn)行調(diào)整；第二級(jí)完成信號(hào)濾波及信號(hào)幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換，利用極性轉(zhuǎn)換芯片ICL7660實(shí)現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號(hào)源相比具有：輸出頻率誤差小，分辨率高，可產(chǎn)生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點(diǎn)，十分適合汽車維修行業(yè)使用，具有較好的市場(chǎng)前景。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：KIM66
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
