本文對16QAM基帶Modem的FPGA芯片設(shè)計(jì)進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計(jì),以及一些FPGA設(shè)計(jì)的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計(jì)方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計(jì)了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計(jì),該均衡器是一個(gè)復(fù)數(shù)結(jié)構(gòu)的橫向?yàn)V波器,采用復(fù)用抽頭的結(jié)構(gòu)來節(jié)省資源,本文對自適應(yīng)均衡器的核心運(yùn)算單元-采用booth編碼算法設(shè)計(jì)的高性能乘累加(MAC)運(yùn)算單元進(jìn)行了詳細(xì)描述.接下來介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計(jì),這是一個(gè)數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對應(yīng)關(guān)系.DD相位檢測算法中的反正切函數(shù)tan
上傳時(shí)間： 2013-04-24
上傳用戶：dajin
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國際先進(jìn)技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進(jìn)技術(shù)，填補(bǔ)我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們在設(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn)，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們在實(shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們在VEGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號(hào)
JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn)，它相比JPEG有很多新的特性，如漸進(jìn)傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機(jī)、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截?cái)帱c(diǎn)的嵌入式塊編碼(EBCOT)算法，其計(jì)算復(fù)雜度遠(yuǎn)遠(yuǎn)高于JPEG，完全采用軟件方案實(shí)現(xiàn)將會(huì)占用大量的處理器時(shí)間和內(nèi)存開銷，而且速度較慢，實(shí)時(shí)處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費(fèi)類電子產(chǎn)品中的應(yīng)用，打開巨大的潛在市場，研究硬件實(shí)現(xiàn)的算法實(shí)時(shí)處理方案具有重要的應(yīng)用價(jià)值。 EBCOT算法是一個(gè)兩層的編碼引擎，其中的上下文編碼的運(yùn)算量約占到總運(yùn)算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運(yùn)算，沒有復(fù)雜的數(shù)學(xué)運(yùn)算，但邏輯控制流程復(fù)雜繁瑣，對存儲(chǔ)器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實(shí)現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實(shí)現(xiàn)該算法并進(jìn)行優(yōu)化，在研究和分析了上下文編碼算法運(yùn)算特點(diǎn)的基礎(chǔ)上，設(shè)計(jì)了列判斷和交錯(cuò)存儲(chǔ)相結(jié)合的硬件實(shí)現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應(yīng)的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時(shí)鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實(shí)現(xiàn)方案提高了75％。 JPEG2000的一個(gè)重要特性是其具有漸進(jìn)傳輸?shù)哪芰Γa流組織是獲得漸進(jìn)傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實(shí)現(xiàn)漸進(jìn)傳輸?shù)哪康摹１疚膶PEG2000中實(shí)現(xiàn)漸進(jìn)傳輸?shù)臋C(jī)制進(jìn)行了分析，并研究了碼流組織的算法實(shí)現(xiàn)。 為了對JPEG2000算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，本文設(shè)計(jì)了基于FPGA和ARM的驗(yàn)證實(shí)驗(yàn)平臺(tái)，其中FPGA主要完成算法中運(yùn)算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機(jī)的通信。本文在該平臺(tái)上對所設(shè)計(jì)的上下文編碼算法和碼流組織模塊的設(shè)計(jì)進(jìn)行了驗(yàn)證，實(shí)驗(yàn)結(jié)果表明本文設(shè)計(jì)的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時(shí)間： 2013-04-24
上傳用戶：獨(dú)孤求源
非常不錯(cuò)的過零檢測芯片，DIP8封裝，外圍器件極少
上傳時(shí)間： 2013-04-24
上傳用戶：WANGXIAN001
NEC芯片資料79F8513，芯片學(xué)習(xí)資料，共閱參考！
上傳時(shí)間： 2013-04-24
上傳用戶：leehom61
最新的研究進(jìn)展是OFDM的出現(xiàn)，并且在2000年出現(xiàn)了第一個(gè)采用此技術(shù)的無線標(biāo)準(zhǔn)(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率，因此可以預(yù)想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應(yīng)用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過參與國家863計(jì)劃項(xiàng)目“OFDM通信系統(tǒng)”一年以來的研發(fā)工作，對OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解，積累了大量實(shí)際經(jīng)驗(yàn)，并在相關(guān)工作中取得了部分研究成果。 另一方面，關(guān)于寬帶自適應(yīng)均衡技術(shù)的研究在近年來也引起了廣泛的關(guān)注。它是補(bǔ)償信道畸變的重要的技術(shù)之一。作者通過參與該項(xiàng)目FPGA部分的開發(fā)與調(diào)試工作，基于單片F(xiàn)PGA實(shí)現(xiàn)了均衡部分；此外，作者在頻域自適應(yīng)均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況，主要包括：OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢、歷史和現(xiàn)狀，均衡技術(shù)的特點(diǎn)和發(fā)展等。末尾敘述了本課題的來源和研究意義，并簡介了作者的主要工作和貢獻(xiàn)。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時(shí)域均衡器，均是單載波非擴(kuò)頻數(shù)字調(diào)制中常用到的均衡器和均衡算法，為接下來的進(jìn)一步研究作理論參考。 接著，論述了均衡必須用到的信道估計(jì)技術(shù)。重點(diǎn)就該方案的核心算法(頻域均衡算法)進(jìn)行了數(shù)學(xué)上進(jìn)行了較深入的研究，建立系統(tǒng)模型，并據(jù)此推導(dǎo)了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內(nèi)插。采用WSSUS信道模型進(jìn)行了計(jì)算機(jī)仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點(diǎn)地對該方案的原理和實(shí)質(zhì)進(jìn)行了較深入的討論。歸納比較了各種算法的算法復(fù)雜度和能達(dá)到的性能，并且結(jié)合信道糾錯(cuò)編解碼進(jìn)行了細(xì)致的分析。進(jìn)一步嘗試設(shè)計(jì)了無線局域網(wǎng)OFDM系統(tǒng)的設(shè)計(jì)，采用典型的歐洲Hyperlan2系統(tǒng)為例，把研究成果引入到實(shí)際的整個(gè)系統(tǒng)中來看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應(yīng)用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號(hào)芯片針對OFDM系統(tǒng)實(shí)現(xiàn)頻域自適應(yīng)均衡的方法，主要給出了設(shè)計(jì)方法、時(shí)序仿真結(jié)果和處理速度估值等；并結(jié)合最新的FPGA發(fā)展動(dòng)態(tài)和特點(diǎn)，對基于FPGA實(shí)現(xiàn)其他均衡算法的升級空間進(jìn)行了討論。 本文的結(jié)束語中，對作者在本文中所作貢獻(xiàn)進(jìn)行了總結(jié)，并指出了仍有待深入研究的幾個(gè)問題。
上傳時(shí)間： 2013-04-24
上傳用戶：
加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對原有應(yīng)用系統(tǒng)作大的改動(dòng)的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計(jì)了IP核,介紹了I P核設(shè)計(jì)中主要模塊的設(shè)計(jì)方法.最后對該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計(jì)全過程.文章首先闡述了該設(shè)計(jì)的課題背景,給出了使用VHDL方法設(shè)計(jì)密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對IP核的設(shè)計(jì)環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計(jì)方法和各個(gè)電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個(gè)模塊設(shè)計(jì)的介紹,闡明了使用VHDL語言設(shè)計(jì)專用集成電路的原理和特點(diǎn).
上傳時(shí)間： 2013-04-24
上傳用戶：萌萌噠小森森
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計(jì)
上傳時(shí)間： 2013-05-31
上傳用戶：yuying4000
該文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用HDL(Hardware Description Language)語言設(shè)計(jì)并實(shí)現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標(biāo)準(zhǔn)的圖象壓縮芯片.在簡要介紹JPEG基本模式標(biāo)準(zhǔn)和FPGA設(shè)計(jì)流程的基礎(chǔ)上,針對JPEG基本模式硬件編碼器傳統(tǒng)結(jié)構(gòu)的缺點(diǎn),提出了一種新的改進(jìn)結(jié)構(gòu).JPEG基本模式硬件編碼器改進(jìn)結(jié)構(gòu)的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn)在其后章節(jié)中進(jìn)行了詳細(xì)闡述,并分別給出了改進(jìn)結(jié)構(gòu)中各個(gè)模塊的單獨(dú)測試結(jié)果.在該文的測試部分,闡述利用實(shí)際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計(jì)算了相應(yīng)的圖像壓縮速度和圖象質(zhì)量指標(biāo),并與軟件壓縮的速度和結(jié)果做了對比,提出了未來的改進(jìn)建議.
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：Andy123456
MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級,但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設(shè)計(jì)的芯片要實(shí)現(xiàn)Advanced Simple Profile級別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計(jì)方案,我們設(shè)計(jì)了基于FPGA的MPEG-4芯片設(shè)計(jì)開發(fā)平臺(tái),完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設(shè)計(jì),分為兩個(gè)部分.第一部分介紹了目前國內(nèi)外實(shí)現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國際上MPEG-4視頻編解碼芯片設(shè)計(jì)的一般方法及其發(fā)展趨勢,詳細(xì)描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點(diǎn)講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個(gè)電路模塊的設(shè)計(jì),包括電源模塊、FPGA配置模塊、時(shí)鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時(shí)也介紹了I
標(biāo)簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)
上傳時(shí)間： 2013-06-15
上傳用戶：it男一枚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
