<rt id="wymug"></rt>
專輯類-電子基礎類專輯-153冊-2.20G 圖解OP放大器應用技巧100例-松井-219頁-19.2M.pdf
上傳時間： 2013-04-24
上傳用戶：王者A
專輯類-電子基礎類專輯-153冊-2.20G 基于運算放大器和模擬集成電路的電路設計-習題答案-11.6M-pdf.zip
上傳時間： 2013-07-23
上傳用戶：cjf0304
專輯類-測試技術專輯-134冊-1.93G 儀表放大器應用工程師指南-108頁-2.9M.pdf
上傳時間： 2013-04-24
上傳用戶：libinxny
專輯類-測試技術專輯-134冊-1.93G 放大器參數測試儀設計-49頁-0.4M.pdf
上傳時間： 2013-04-24
上傳用戶：rockjablew
正交頻分復用(OFDM)技術由于具有頻譜利用率高、抗多徑能力強等突出優點,因此在高速無線通信領域得到了廣泛的應用。但是,OFDM信號具有較高的峰平比(PAPR),受功率放大器(簡稱功放)非線性效應的影響,產生信號帶內失真和帶外頻譜擴展,從而導致系統性能下降。因此,功放線性化技術,對于無線通信技術的發展具有重要的意義。其中,數字預失真技術以其準確性、復雜度、自適應性等方面良好的綜合性能,已經成為最具發展潛力的功放線性化技術。本文深入研究了適用于無線通信OFDM系統的數字預失真技術,研究內容主要涉及:功率放大器預失真模型構造、預失真模型參數辨識、OFDM系統預失真方案設計等方面。 本文主要研究工作與創新點總結如下: 1.針對現有無記憶多項式預失真器在輸出回退(OBO)減小時的性能受限問題,基于分段非線性補償的思想,提出了一種動態系數多項式預失真方法。動態系數多項式具有多組系數,隨著輸入信號幅度的變化,多項式選取不同的系數組合,從而降低非線性補償的誤差;文中討論了動態系數多項式模型的構造方法,并且給出了基于直接學習結構的簡化遞歸系數估計算法。
上傳時間： 2013-04-24
上傳用戶：sa123456
mos運算放大器——原理設計應用，李聯，復旦大學，詳細論述了CMOS即成運算放大器的工作原理和設計方法
上傳時間： 2013-04-24
上傳用戶：nairui21
從基本的放大器電路知識開始，詳盡介紹了數十種使用頻率很高的放大器電路工作原理、識圖方法、電路故障分析思路，還比較詳細地介紹了膽機中的電子管放大器基礎知識，最后介紹了萬用表檢修放大器的全過程。
上傳時間： 2013-04-24
上傳用戶：ezgame
MOS運算放大器的原理及設計書籍，PDG文件。
上傳時間： 2013-04-24
上傳用戶：rishian
射頻功率放大器存在于各種現代無線通信系統的末端，所以射頻功率放大器性能的優劣直接影響到整個通信系統的性能指標。如何在兼顧效率的前提下提高功放的線性度是近年來國內外的研究熱點，在射頻功率放大器的設計過程中這是非常重要的問題。 作為發射機末端的重要模塊，射頻功率放大器的主要任務是給負載天線提供一定功率的發射信號，因此射頻功率放大器一般都工作在大信號條件下。所以設計射頻功率放大器時，器件的選型和設計方式都和一般的小信號放大器不同，尤其在寬帶射頻功率放大器的設計過程中，由于工作頻帶很寬，且要綜合考慮線性度和效率問題，所以射頻功率放大器的設計難度很大。 本文設計了一個工作頻帶為30-108MHz，增益為25dB的寬帶射頻功率放大器。由于工作頻帶較寬，輸出功率較大，線性度要求高；所以在實際的過程中采用了寬帶匹配，功率回退等技術來達到最終的設計目標。 本文首先介紹了關于射頻功率放大器的一些基礎理論，包括器件在射頻段的工作模型，使用傳輸線變壓器實現阻抗變換的基本原理，S參數等，這些是設計射頻功率放大器的基本理論依據。然后本文描述了射頻功率放大器非線性失真產生的原因，在此基礎上介紹了幾種線性化技術并做出比較。然后本文介紹了射頻功率放大器的主要技術指標并提出一種具體的設計方案，最后利用ADS軟件對設計方案進行了仿真。仿真過程包括兩個步驟，首先是進行直流仿真來確定功放管的靜態工作點，然后進行功率增益即S21的仿真并達到設計要求。
上傳時間： 2013-07-28
上傳用戶：gtf1207
近年來，以電池作為電源的微電子產品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設計技術正成為微電子行業研究的熱點之一。 在模擬集成電路中，運算放大器是最基本的電路，所以設計低電壓、低功耗的運算放大器非常必要。在實現低電壓、低功耗設計的過程中，必須考慮電路的主要性能指標。由于電源電壓的降低會影響電路的性能，所以只實現低壓、低功耗的目標而不實現優良的性能(如高速)是不大妥當的。 論文對國內外的低電壓、低功耗模擬電路的設計方法做了廣泛的調查研究，分析了這些方法的工作原理和各自的優缺點，在吸收這些成果的基礎上設計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設計輸入級時，選擇了兩級直接共源一共柵輸入級結構；為穩定運放輸出共模電壓，設計了共模負反饋電路，并進行了共模回路補償；在偏置電路設計中，電流鏡負載并不采用傳統的標準共源-共柵結構，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結構；為了提高效率，在設計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達到了軌對軌；并采用帶有調零電阻的密勒補償技術對運放進行頻率補償。 采用標準的上華科技CSMC 0.6μpm CMOS工藝參數，對整個運放電路進行了設計，并通過了HSPICE軟件進行了仿真。結果表明，當接有5 pF負載電容和20 kΩ負載電阻時，所設計的CMOS運放的靜態功耗只有9.6 mW，時延為16.8ns，開環增益、單位增益帶寬和相位裕度分別達到82.78 dB，52.8 MHz和76°，而所設計的BiCMOS運放的靜態功耗達到10.2 mW，時延為12.7 ns，開環增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項技術指標都達到了設計要求。
標簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
<rt id="ssksc"></rt>
<rt id="ssksc"></rt>
<li id="ssksc"></li>