ETA3000是一款針對串聯鋰電池的主動均衡芯片，可以將電壓高的電池電量轉移到電壓低的，傳統的被動均衡一般是通過并聯電阻放電將高電壓的電池放掉，目前這款芯片已經在項目上量產使用了，性能不錯，均衡后電池壓差只有幾十mV。
上傳時間： 2022-06-21
上傳用戶：
XFS5152CE是一款高集成度的語音合成芯片，可實現中文、英文語音合成；并集成了語音編碼、解碼功能，可支持用戶進行錄音和播放：除此之外，還創新性地集成了輕量級的語音識別功能，支持30個命令詞的識別，并且支持用戶的命令詞定制需求。支持任意中文文本、英文文本的合成，并且支持中英文混讀芯片支持任意中文、英文文本的合成，可以采用GB2312、GBK、BIG5和UNICODE四種編碼方式。每次合成的文本量最多可達4K字節。芯片對文本進行分析，對常見的數字、號碼、時間、日期、度量衡符號等格式的文本，芯片能夠根據內置的文本匹配規則進行正確的識別和處理；對一般多音字也可以依據其語境正確判斷讀法；另外針對同時有中文和英文的文本，可實現中英文混讀。支持語音編解碼功能，用戶可以使用芯片直接進行錄音和播放芯片內部集成了語音編碼單元和解碼單元，可以進行語音的編碼和解碼，實現錄音和播放功能。芯片的語音編解碼具備高壓縮率、低失真率、低延時的特點，并且可以支持多種語音編碼解碼速率。這些特性使它非常適合于數字語音通信、語音存儲以及其它需要對語音進行數字處理的場合。如：車載微信、指揮中心等。支持語音識別功能可支持30個命令詞的識別。芯片出默認設置的是30個車載、預警等行業常用識別命令詞。客戶如需要更改成其他的識別命令詞，可進行命令詞定制。
上傳時間： 2022-06-22
上傳用戶：
1:打開J-Flash ARM后,首先點擊File-OpenProject...,從中選擇STM32F103RB.jflash。(例子芯片,直接在提示的目錄下找) 2.點擊File-Open data file...選擇要燒錄的可執行文件(.hex 或者 .bin) 3:options-project settings 在里面配置cpu型號,下載方式 4: 選擇燒錄文件后,點擊Target-connect,鏈接一下硬件是否通。如果能夠連接成功會了LOG窗口最后一行顯示“Connected successfully”。5:按F3擦除芯片。6.按F5鍵將程序寫入芯片。7.硬件鏈接上之后，點擊Target-Secure chip防止程序被惡意讀出。如果您的芯片用于調試，不要執行本步驟。
標簽： J-Flash
上傳時間： 2022-06-22
上傳用戶：kingwide
第一章引言目前基于單片微機的語音系統的應用越來越廣泛，如電腦語音鐘、語音型數字萬用表、手機話費查詢系統、排隊機、監控系統語音報警以及公共汽車報站器等等。本文作者用Flash單片機ANT89C51和錄放時間達90%的數碼語音芯片ISD2590設計了一套智能語音錄放系統，實現了譜音的分段錄取、組合回放，整段錄取.循環播放，通過軟件修改可以實現很多場合的應用。第二章ISD2590語音芯片本系統采用關國ISD公司的ISD2590芯片，ISD2500系列具有抗斷電、音質好，使用方便等優點。它的最大特點在于片內E2PROM容量為480K（1400系列為128K），所以錄放時間長；有10個地址輸入端（1400系列僅為8個），尋址能力可達1024位；最多能分600段；設有OVF（溢出）端，便于多個器件級聯。2.1內部框圖圖2-1為ISD2590芯片的內部結構框圖。錄音時，語音信號從MIC，MICREF（17，18）引聊輸入，經過一個前置放大器放大，該放大器的增益由AGC（Auto Gain Control，19）引腳所接的器件的伯控制。經放大的信號從ANAOUT腳輸出，經過阻容注被后ANAIN進入芯片內部。然后經過放大和濾波后存入EEPROM陣列中，放音時，在正確的時序控制的前提下，聲音信號將從EEPROM中經濾波放大后從SP+，SP一中輸出。
上傳時間： 2022-06-24
上傳用戶：1208020161
GPIB為PC機與可編程儀器之間的連接系統定義了電氣、機械、功能和軟件特性。在自動測試領域中，GPIB通用接口是測試儀器常用的接口方式，具有一定的優勢。通過GPIB組建自動測試系統方便且費用低廉。而GPIB控制芯片是自動測試系統中的關鍵芯片。目前，此類芯片只有國外少數公司生產，不僅價格昂貴，而且購買不便。因此，GPIB接口芯片的國產化、自主化對我國的自動測試產業具有重大的意義。本文通過對IEEE-488協議的理解與裁減，定義了一款包含具有講者，聽者，控者三個功能的GPIB接口控制規范。采用標準數字IC設計流程，對協議狀態機化簡后，進行了RTL級的Verilog編碼設計，基于FPGA進行了原型驗證。根據需要，對芯片的內部進行了時鐘門控處理來降低功耗。采用芯片引腳復用和JTAG測試原理，對芯片內部增加了測試電路，方便了內部狀態的測試，實現了可測試性設計。該芯片的工作時鐘頻率為8MHz，通過Synopsys的工具DC對源代碼進行了綜合；使用PT對設計進行了靜態時序分析；采用Cadence公司的Silicon Ensemble對綜合后的網表進行了版圖設計，對芯片內部的電源網絡和時鐘樹做了特殊處理，在國外的某5V0.5/m標準數字單元庫下進行了mapping，芯片規模10萬門左右，裸片面積為1.5mm×1.7mm。
上傳時間： 2022-06-25
上傳用戶：zhaiyawei
疊層芯片封裝技術，簡稱3D.是指在不改變封裝體外型尺J的前提下，在同一個封裝體內于垂直方向疊放兩個以上的芯片的封裝技術，它起源于快閃存儲器（NCYNA\D）及SURAM的疊層封裝。由于疊層芯片封裝技術具有大容量、多功能、小尺寸、低成本的特點，2005年以來3D技術研究逐漸成為主流。TSOP封裝因其具有低成本、后期加工的柔韌而在快閃存儲器領域得到廣泛應用，因此，基于TSP的3D封裝研究顯得非常重要。由TSOP3D封裝技術的實用性極強，研究方法主要以實驗為主。在具體實驗的基礎上，成功地掌握了TSP疊層封裝技術，并且找到了三種不同流程的TSP疊層芯片封裝的工藝。另外，還通過大量的實驗研究，成功地解決了疊層芯片封裝中的關鍵問題。目前，TSP疊層芯片技術已經用于生產實踐并且帶來了良好的經濟效益。
上傳時間： 2022-06-25
上傳用戶：zhanglei193
本文主要超薄芯片的背面金屬化中的一些問題，闡述了兩種主要的背面金屬化工藝的建立，并解決了這兩個工藝中關鍵問題，使得工藝獲得好的成品率，提高了產品的可靠性，實現了大規模量產。流程（一）介紹了一種通過技術轉移在上海先進半導體制造有限公司（ASMC）開發的一種特殊工藝，工藝采用特殊背面去應力工藝，通過機械應力和背銀沾污的控制，將背面金屬和硅片的黏附力和金硅接觸電阻大大改善。論文同時闡述了一種自創的檢驗黏附力的方法，通過這種方法的監控，大幅度提高了產品良率，本論文的研究課題來源于企業的大規模生產實踐，對于同類的低壓低導通電阻VDMOS產品有實用的參考意義。流程（二）討論了在半導體器件中應用最為廣泛的金-硅合金工藝的失效模式及其解決辦法。并介紹了我公司獨創的刻蝕-淀積-合金以及應力控制同時完成的方案。通過這種技術，使得金硅合金質量得到大步的提升，并同時大大減少了背金工藝中的碎片問題，為企業獲得了很好的效益。
上傳時間： 2022-06-26
上傳用戶：1208020161
ASR6501_Datasheet，阿里云IoT與ASR共同發布的LoRa芯片，具有超小尺寸，超低功耗的特點，本款芯片可以深度集成 LoRaWAN?，LinkWAN及AliOS Things，適用于表計類、智能城市、安防、智慧農業、智能物流、智能樓宇等多種物聯網應用場景，從而為全產業鏈提供服務。
上傳時間： 2022-07-04
上傳用戶：
DATA SHEET_OTA7290B_V07_敦泰電子(上海)，關于大屏顯示驅動芯片應用官方規格書資料
上傳時間： 2022-07-18
上傳用戶：qdxqdxqdxqdx
SR9900 Efuse工具是 USB2.0接口100M以太網芯片SR9900的量產工具，SR9900默認的MAC地址都是000000000000，量產之后才可以正常聯網~使用說明文檔下載：http://dl.21ic.com/download/_sr9900_efuse-298703.html
標簽： SR9900 Efuse
上傳時間： 2022-07-18
上傳用戶：
