高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
標簽： FPGA 多路 串并轉換
上傳時間： 2013-11-17
上傳用戶：hxy200501
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳用戶：cjf0304
電子技術課程設計---多路溫度采集監控系統的硬件設計
標簽： 多路 溫度采集監控系統 硬件設計
上傳時間： 2013-11-22
上傳用戶：氣溫達上千萬的
四路互鎖開關，在電路常用到。
標簽： 互鎖開關
上傳時間： 2013-10-14
上傳用戶：gaome
六路繼電器控制板
標簽： 繼電器 控制板
上傳時間： 2013-11-23
上傳用戶：Sophie
四路固態繼電器控制模塊
標簽： 固態繼電器 控制模塊
上傳用戶：wfeel
四路仿PLC繼電器控制板
標簽： PLC 繼電器 控制板
上傳時間： 2015-01-02
上傳用戶：fghygef
30路繼電器雙串口單片機控制板
標簽： 繼電器 串口 單片機 控制板
上傳時間： 2013-10-23
上傳用戶：戀天使569
去耦電容和旁路電容的區別
標簽： 去耦電容 旁路電容
上傳用戶：libenshu01
對旁路電容的深度剖析
標簽： 旁路電容
上傳時間： 2013-10-30
上傳用戶：無聊來刷下
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="cmqmm"></strike>
<center id="cmqmm"></center>
