七天玩轉Altera：學習FPGA必經之路包括基礎篇、時序篇和驗證篇三個部分。
上傳時間： 2013-10-11
上傳用戶：woshinimiaoye
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
帶解碼四路無線遙控接收模塊
上傳時間： 2013-11-13
上傳用戶：小眼睛LSL
參照3GPP LTE的E-UTRA物理層規范，提出了一種鏈路自適應方案。實時調整傳輸功率以補償信道的衰落，建立SNR-BLER曲線，在給定滿足一定業務的目標BLER的條件下，找到各個MCS的SNR切換門限值，從而實現鏈路自適應。仿真結果表明，在保證通信質量的前提下，自適應方案比固定MCS有著明顯的頻譜效率增益，使無線資源得到優化配置；同時刪減了頻譜效率沒有增益的MCS，降低系統復雜度。
上傳時間： 2013-12-22
上傳用戶：xsnjzljj
路漫漫其修遠兮：Android必須改進的八個地方
標簽： Android
上傳時間： 2013-11-22
上傳用戶：asdfasdfd
在GMPLS光網絡中，為了在故障定位時減少定位數障據鏈路故障的信令開銷，避免不必要的網絡資源浪費，降低網絡資源的阻塞率，提出了一種分布式多層故障定位方法。該方法在現有的單層故障定位方案的基礎上，通過雙向數據鏈路故障通知的方法，避免了一些不必要的故障相關操作，減少了網絡節點的負擔，提高了網絡資源的利用率。
上傳時間： 2013-10-13
上傳用戶：wweqas
基于通過應用公安信息化手段以提高公安部門現場執法效能的目的，提出基于CDMA多通道技術的巡邏車視頻監控系統。系統通過捆綁多個CDMA鏈路通道，并在傳輸控制中使用多路捆綁處理，實現實時采集和傳輸現場執法數據，及時跟蹤記錄執法現場。系統實現了遠程扁平化指揮，可以有效控制局勢和精確打擊犯罪，并對警察保護自身合法權益提供有效保障。
上傳時間： 2014-12-29
上傳用戶：comer1123
通信IP網作為實時業務傳輸載體，要求能夠對相鄰系統之間通信故障進行快速檢測，在出現故障時可以快速切換到備份鏈路，以保證實時數據不間斷傳輸。在研究BFD協議原理的基礎上，根據通信IP網運行中出現的問題，應用BFD雙向快速檢測功能，實現了VRRP的Master/Backup狀態毫秒級切換，并利用BFD會話檢測靜態路由所在鏈路的狀態，實現一跳和多跳的靜態路由自動切換，提高了通信IP網的可靠性。
上傳時間： 2013-11-09
上傳用戶：wivai
研究基于IP 無線網絡中精細粒度可伸縮性( FGS) 視頻的傳輸。基于包交換的IP 無線網絡通常由兩段鏈路組成: 有線鏈路和無線鏈路。為了處理這種混合網絡中不同類型數據包的丟失情況, 對FGS 視頻增強層數據運用了一個具有比特平面間不平等差錯保護(BPUEP) 的多乘積碼前向糾錯(MPFEC) 方案進行信道編碼。對FGS 增強層每一個比特平面(BP) , 在傳輸層, 采用里德—索羅蒙碼(RS) 提供比特平面間的保護; 而在鏈路層, 則運用循環冗余校驗碼(CRC) 串聯率兼容穿孔卷積碼(RCPC) 提供數據包內保護。還提出了一個率失真優化的信源—信道聯合編碼的碼率配置方案, 仿真結果顯示出該方案在提高接收端視頻質量方面的優勢。
上傳時間： 2013-11-14
上傳用戶：1234567890qqq
