利用MATLAB生成紅外探測(cè)系統(tǒng)一點(diǎn)校正DSP代碼
上傳時(shí)間： 2013-06-11
上傳用戶：lishuoshi1996
在低功率應(yīng)用領(lǐng)域中，為了降低成本，單級(jí)功率因數(shù)校正(PFC)技術(shù)越來(lái)越受到人們的關(guān)注。單級(jí)PFC技術(shù)是把PFC變換器和DC/DC變換器結(jié)合在一起，共用一個(gè)開(kāi)關(guān)管和一套控制電路，同時(shí)提高功率因數(shù)和對(duì)輸出電壓進(jìn)行快速調(diào)節(jié)。本文針對(duì)單級(jí)PFC技術(shù)進(jìn)行了較詳細(xì)的分析。首先研究了基本Boost型單級(jí)PFC變換器，詳細(xì)分析了其工作原理和特性，指出在現(xiàn)有的單級(jí)PFC變換器中，必須解決兩個(gè)問(wèn)題，即如何提高變換器的效率和控制中間儲(chǔ)能電容電壓在450V以下。同時(shí)分析了Boost型單級(jí)PFC變換器的三端和兩端拓?fù)浣Y(jié)構(gòu)，并討論了兩者之間的聯(lián)系。接著引用了直接功率傳遞原理(DPT)，研究了一種新型的可實(shí)現(xiàn)直接功率傳遞的單級(jí)PFC變換器。詳細(xì)分析了該變換器的工作原理和特性。該變換器在引入直接功率傳遞原理的基礎(chǔ)上，相對(duì)于一般單級(jí)PFC變換器來(lái)說(shuō)，具有更高的效率和良好的功率因數(shù)校正效果。同時(shí)可以將單級(jí)PFC變換器中間儲(chǔ)能電容電壓的值限制在450V以下。最后，本文用仿真分析驗(yàn)證了理論的正確性，證明了這種新型的單級(jí)PFC變換器比一般的單級(jí)PFC變換器性能更優(yōu)越。
標(biāo)簽： ACDC 單級(jí)功率 因數(shù)校正
上傳時(shí)間： 2013-05-19
上傳用戶：shenglei_353
隨著信息技術(shù)的發(fā)展，通信和計(jì)算機(jī)等領(lǐng)域的DC/DC電源變換技術(shù)在電源行業(yè)占有很重要的市場(chǎng)。為了能滿足電源系統(tǒng)良好的性能和可靠性，分布電源系統(tǒng)(DPS)被廣泛應(yīng)用于電信、計(jì)算機(jī)等領(lǐng)域。DPS具有模塊化，可靠性和維護(hù)性等優(yōu)點(diǎn)。 本文討論了軟開(kāi)關(guān)技術(shù)的種類和發(fā)展趨勢(shì)，介紹了三種傳統(tǒng)的軟開(kāi)關(guān)諧振變換器，通過(guò)理論分析和仿真，總結(jié)了三種傳統(tǒng)諧振變換器的優(yōu)缺點(diǎn)。在此基礎(chǔ)上，設(shè)計(jì)了一種新型的LLC串聯(lián)諧振變換器。此變換器可實(shí)現(xiàn)原邊開(kāi)關(guān)管在零電壓條件下開(kāi)通、輸出端的整流管零電流條件下關(guān)斷，因而可實(shí)現(xiàn)極高的轉(zhuǎn)換效率。由于電路充分地利用了變壓器的勵(lì)磁電感和開(kāi)關(guān)管的寄生參數(shù)，可使變換器在寬輸入電壓范圍和全負(fù)載下實(shí)現(xiàn)軟開(kāi)關(guān)。此外，利用變壓器漏感和功率MOS管的寄生電容進(jìn)行諧振，可有效地降低輸出整流管的電壓應(yīng)力，提高抗EMI的性能。因此，在相同的設(shè)計(jì)規(guī)格下，LLC諧振變換器可以選取電壓和電流等較低的功率開(kāi)關(guān)管和整流二極管，進(jìn)而減小開(kāi)發(fā)成本。 結(jié)合PSPICE仿真和實(shí)驗(yàn)調(diào)試，論文詳細(xì)介紹了LLC串聯(lián)諧振變換器工作原理，詳細(xì)討論了諧振參數(shù)、輸入電壓和負(fù)載對(duì)變換器性能的影響；根據(jù)參數(shù)設(shè)計(jì)步驟和特性分析，設(shè)計(jì)了LLC串聯(lián)諧振變換器各組成電路；最后設(shè)計(jì)了24V/8A-200KHz的DC/DC電源模塊，通過(guò)實(shí)驗(yàn)，其結(jié)果驗(yàn)證了該拓?fù)湓谌?fù)載下均能實(shí)現(xiàn)軟開(kāi)關(guān)，效率高等良好特性。
上傳時(shí)間： 2013-05-20
上傳用戶：dialouch
近幾十年來(lái),由于大功率電力電子裝置的廣泛應(yīng)用,使公用電網(wǎng)受到諧波電流和諧波電壓的污染日益嚴(yán)重,功率因數(shù)低,電能利用率低。為了抑制電網(wǎng)的諧波,提高功率因數(shù),人們通常采用無(wú)功補(bǔ)償、有源、無(wú)源濾波器等對(duì)電網(wǎng)環(huán)境進(jìn)行改善。近年來(lái),功率因數(shù)校正技術(shù)作為抑制諧波電流,提高功率因數(shù)的行之有效的方法,備受人們的關(guān)注。 本文在參閱國(guó)內(nèi)外大量文獻(xiàn)的基礎(chǔ)上,綜述了近年來(lái)國(guó)內(nèi)外功率因數(shù)校正的發(fā)展?fàn)顩r,簡(jiǎn)要分析了無(wú)源功率因數(shù)與有源功率因數(shù)的優(yōu)、缺點(diǎn),并詳細(xì)分析了有源功率因數(shù)校正的基本原理和控制方法。在通過(guò)對(duì)主電路拓?fù)渑c控制方法的優(yōu)、缺點(diǎn)比較后,選擇BOOST變換器作為主電路拓?fù)?采用基于平均電流控制的UC3854控制器,設(shè)計(jì)了容量為300W的兩級(jí)有源功率因數(shù)校正電路的前一級(jí)電路,計(jì)算了主電路與控制電路的元件參數(shù)。根據(jù)此參數(shù),基于MATLAB環(huán)境下對(duì)功率因數(shù)校正前、后的電路進(jìn)行了仿真,通過(guò)仿真波形的分析。最后搭建實(shí)驗(yàn)電路進(jìn)行實(shí)驗(yàn),采集實(shí)驗(yàn)波形,對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析,進(jìn)-步驗(yàn)證了本設(shè)計(jì)參數(shù)的正確性與準(zhǔn)確性。 本文功率因數(shù)校正電路的設(shè)計(jì),使電路的功率因數(shù)得到了明顯的改善,達(dá)到了設(shè)計(jì)要求,同時(shí)電路的總諧波畸變因數(shù)控制在了一定的范圍,減少了對(duì)電網(wǎng)的污染。并且電路的輸出電壓穩(wěn)定,為后一級(jí)的電路設(shè)計(jì)奠定了基礎(chǔ)。
標(biāo)簽： 3854 UC 有源功率因數(shù)
上傳時(shí)間： 2013-05-22
上傳用戶：源碼3
在能源枯竭及環(huán)境污染問(wèn)題日益嚴(yán)重的今天，光伏發(fā)電是未來(lái)可再生能源應(yīng)用的一種重要方法。本文以光伏逆變技術(shù)為研究對(duì)象，對(duì)光伏系統(tǒng)最大功率點(diǎn)跟蹤方法、光伏智能充電控制策略、光伏并網(wǎng)系統(tǒng)拓?fù)浣Y(jié)構(gòu)與控制方法、光伏并網(wǎng)與有源濾波統(tǒng)一控制方法等問(wèn)題進(jìn)行了深入研究。 在擾動(dòng)觀測(cè)法的基礎(chǔ)上，提出了一種直接電流控制最大功率點(diǎn)跟蹤方法，通過(guò)檢測(cè)變換器輸出電流進(jìn)行最大功率點(diǎn)跟蹤控制，簡(jiǎn)化控制算法，同時(shí)省去了擾動(dòng)觀測(cè)法中的電壓和電流傳感器，降低系統(tǒng)成本。 研究了一種實(shí)用的光伏系統(tǒng)蓄電池充電控制策略，將最大功率點(diǎn)跟蹤與智能充電控制有機(jī)結(jié)合在一起，充分利用光伏電池的輸出功率，縮短充電時(shí)間，提高充電效率；研究了一種全數(shù)字式逆變器，通過(guò)電壓有效值外環(huán)和瞬時(shí)值內(nèi)環(huán)的雙閉環(huán)控制，既能保證系統(tǒng)輸出電壓的穩(wěn)態(tài)精度，又能保證瞬變負(fù)載條件下的動(dòng)態(tài)特性。研制了一套3kW光伏獨(dú)立發(fā)電系統(tǒng)并進(jìn)行了實(shí)驗(yàn)驗(yàn)證。 針對(duì)住宅型光伏并網(wǎng)逆變器體積小、性能價(jià)格比高的要求，研究了一種基于導(dǎo)抗變換器的并網(wǎng)逆變器拓?fù)浣Y(jié)構(gòu)，相比于傳統(tǒng)電流型逆變器，本拓?fù)涫∪チ吮恐氐碾娍蛊鳎瑫r(shí)利用高頻變壓器進(jìn)行能量傳遞和電氣隔離，進(jìn)一步降低了系統(tǒng)損耗和體積，降低系統(tǒng)成本。 經(jīng)研究發(fā)現(xiàn)，由于導(dǎo)抗變換器的固有特性，采用傳統(tǒng)的SPWM調(diào)制方法將導(dǎo)致并網(wǎng)逆變器輸出平頂飽和的非正弦電流，造成對(duì)電網(wǎng)的諧波污染，提出了一種新型改進(jìn)調(diào)制模式。該方法可以實(shí)現(xiàn)高功率因數(shù)、低諧波并網(wǎng)發(fā)電。根據(jù)上述理論分析，研制了一臺(tái)3kW單相光伏并網(wǎng)逆變器，實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性。 研究了一種三相電流型并網(wǎng)逆變器拓?fù)浣Y(jié)構(gòu)及其控制方法，采用改進(jìn)調(diào)制模式對(duì)其進(jìn)行控制，在諧波抑制方面取得了滿意的效果。提出的三相并網(wǎng)逆變方案，相比于傳統(tǒng)三相并網(wǎng)逆變器，具有如下顯著優(yōu)點(diǎn)：系統(tǒng)中任意一相都是一個(gè)獨(dú)立的子系統(tǒng)，不受其它相影響，即使在某一相或某兩相損壞的情況下，剩余相也能正常運(yùn)行，增加了系統(tǒng)的冗余性；在三相電網(wǎng)不平衡情況下，本方法也能提供穩(wěn)定的三相電流，增加系統(tǒng)抗電網(wǎng)波動(dòng)能力。初看起來(lái)本方案使用的導(dǎo)抗變換器和變壓器有3套，但是每相承受的功率容量只有系統(tǒng)總功率的三分之一，這樣可以選用較小容量的器件，有利于高頻電感和變壓器的制作和生產(chǎn)。提出了一種基于導(dǎo)抗變換器的三相電流型逆變器實(shí)現(xiàn)方案，利用導(dǎo)抗變換器將輸入直流電壓變換為高頻正弦電流，經(jīng)高頻變壓器隔離及電流等級(jí)變換后進(jìn)行裂相調(diào)制，輸出為三相正弦電流。該方法不僅省去了傳統(tǒng)電流型逆變器直流側(cè)電抗器，而且采用高頻變換進(jìn)行功率傳輸，減小了隔離變壓器及輸出濾波器的體積，有利于裝置的小型化和降低成本。 針對(duì)光伏電池輸出電壓較低的問(wèn)題，研究了一種單級(jí)式三相升壓型并網(wǎng)逆變器，通過(guò)一級(jí)變換同時(shí)實(shí)現(xiàn)升壓和DC/AC變換功能，并且提出了一種基于DSP芯片的控制策略，本方法僅用一個(gè)電壓傳感器就能替代原先的三個(gè)電壓傳感器：每個(gè)載波周期短路相只進(jìn)行一次開(kāi)關(guān)動(dòng)作，同時(shí)任何時(shí)刻只有2個(gè)開(kāi)關(guān)管導(dǎo)通，可有效降低系統(tǒng)的開(kāi)關(guān)損耗和導(dǎo)通損耗；由于采用DSP控制，具有控制靈活、穩(wěn)定性高、成本低、并網(wǎng)電能質(zhì)量好，便于功率調(diào)節(jié)等優(yōu)點(diǎn)。 提出了一種光伏并網(wǎng)與有源濾波兼用的統(tǒng)一控制策略，在同一套裝置上既實(shí)現(xiàn)光伏并網(wǎng)發(fā)電，又實(shí)現(xiàn)諧波補(bǔ)償，克服目前的光伏發(fā)電裝置白天發(fā)電、夜間停機(jī)的不足，提高系統(tǒng)利用率。詳細(xì)分析了無(wú)功電流和諧波電流的檢測(cè)方法、光伏并網(wǎng)發(fā)電有功指令電流的生成方法及電流環(huán)控制器和電壓環(huán)控制器的設(shè)計(jì)方法，并對(duì)光伏并網(wǎng)發(fā)電與有源濾波統(tǒng)一控制模式和單一有源濾波模式進(jìn)行了討論，仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了所提出的系統(tǒng)結(jié)構(gòu)及控制策略的正確性和可行性。
標(biāo)簽： 光伏發(fā)電系統(tǒng) 逆變 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶：dancnc
一本很好的匯編語(yǔ)言教程，跟大家一起分享 課程介紹 第1章 預(yù)備知識(shí) 1.1 匯編語(yǔ)言的由來(lái)及其特點(diǎn) 1 機(jī)器語(yǔ)言 2 匯編語(yǔ)言 3 匯編程序 4 匯編語(yǔ)言的主要特點(diǎn) 5 匯編語(yǔ)言的使用領(lǐng)域 1.2 數(shù)據(jù)的表示和類型 1 數(shù)值數(shù)據(jù)的表示 2 非數(shù)值數(shù)據(jù)的表示 3 基本的數(shù)據(jù)類型 1.3 習(xí)題 第2章 CPU資源和存儲(chǔ)器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲(chǔ)器的管理模式 1 16位微機(jī)的內(nèi)存管理模式 2 32位微機(jī)的內(nèi)存管理模式 2.3 習(xí)題 第3章 操作數(shù)的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對(duì)尋址方式 3.6 基址加變址尋址方式 3.7 相對(duì)基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數(shù)尋址方式的小結(jié) 3.10 習(xí)題 第4章 標(biāo)識(shí)符和表達(dá)式 4.1 標(biāo)識(shí)符 4.2 簡(jiǎn)單內(nèi)存變量的定義 1 內(nèi)存變量定義的一般形式 2 字節(jié)變量 3 字變量 4 雙字變量 5 六字節(jié)變量 6 八字節(jié)變量 7 十字節(jié)變量 4.3 調(diào)整偏移量偽指令 1 偶對(duì)齊偽指令 2 對(duì)齊偽指令 3 調(diào)整偏移量偽指令 4 偏移量計(jì)數(shù)器的值 4.4 復(fù)合內(nèi)存變量的定義 1 重復(fù)說(shuō)明符 2 結(jié)構(gòu)類型的定義 3 聯(lián)合類型的定義 4 記錄類型的定義 5 數(shù)據(jù)類型的自定義 4.5 標(biāo)號(hào) 4.6 內(nèi)存變量和標(biāo)號(hào)的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長(zhǎng)度屬性操作符 5 容量屬性操作符 6 強(qiáng)制屬性操作符 7 存儲(chǔ)單元?jiǎng)e名操作符 4.7 表達(dá)式 1 進(jìn)制偽指令 2 數(shù)值表達(dá)式 3 地址表達(dá)式 4.8 符號(hào)定義語(yǔ)句 1 等價(jià)語(yǔ)句 2 等號(hào)語(yǔ)句 3 符號(hào)名定義語(yǔ)句 4.9 習(xí)題 第5章 微機(jī)CPU的指令系統(tǒng) 5.1 匯編語(yǔ)言指令格式 1 指令格式 2 了解指令的幾個(gè)方面 5.2 指令系統(tǒng) 1 數(shù)據(jù)傳送指令 2 標(biāo)志位操作指令 3 算術(shù)運(yùn)算指令 4 邏輯運(yùn)算指令 5 移位操作指令 6 位操作指令 7 比較運(yùn)算指令 8 循環(huán)指令 9 轉(zhuǎn)移指令 10 條件設(shè)置字節(jié)指令 11 字符串操作指令 12 ASCII-BCD碼調(diào)整指令 13 處理器指令 5.3 習(xí)題 第6章 程序的基本結(jié)構(gòu) 6.1 程序的基本組成 1 段的定義 2 段寄存器的說(shuō)明語(yǔ)句 3 堆棧段的說(shuō)明 4 源程序的結(jié)構(gòu) 6.2 程序的基本結(jié)構(gòu) 1 順序結(jié)構(gòu) 2 分支結(jié)構(gòu) 3 循環(huán)結(jié)構(gòu) 6.3 段的基本屬性 1 對(duì)齊類型 2 組合類型 3 類別 4 段組 6.4 簡(jiǎn)化的段定義 1 存儲(chǔ)模型說(shuō)明偽指令 2 簡(jiǎn)化段定義偽指令 3 簡(jiǎn)化段段名的引用 6.5 源程序的輔助說(shuō)明偽指令 1 模塊名定義偽指令 2 頁(yè)面定義偽指令 3 標(biāo)題定義偽指令 4 子標(biāo)題定義偽指令 6.6 習(xí)題 第7章 子程序和庫(kù) 7.1 子程序的定義 7.2 子程序的調(diào)用和返回指令 1 調(diào)用指令 2 返回指令 7.3 子程序的參數(shù)傳遞 1 寄存器傳遞參數(shù) 2 存儲(chǔ)單元傳遞參數(shù) 3 堆棧傳遞參數(shù) 7.4 寄存器的保護(hù)與恢復(fù) 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語(yǔ)言類型 4 子程序的可見(jiàn)性 5 子程序的起始和結(jié)束操作 6 寄存器的保護(hù)和恢復(fù) 7 子程序的參數(shù)傳遞 8 子程序的原型說(shuō)明 9 子程序的調(diào)用偽指令 10 局部變量的定義 7.6 子程序庫(kù) 1 建立庫(kù)文件命令 2 建立庫(kù)文件舉例 3 庫(kù)文件的應(yīng)用 4 庫(kù)文件的好處 7.7 習(xí)題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤(pán)輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標(biāo)的中斷功能 6 目錄和文件的中斷功能 7 內(nèi)存管理的中斷功能 8 讀取和設(shè)置中斷向量 8.4 習(xí)題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數(shù)傳遞方式 4 宏的嵌套定義 5 宏與子程序的區(qū)別 9.2 宏參數(shù)的特殊運(yùn)算符 1 連接運(yùn)算符 2 字符串整體傳遞運(yùn)算符 3 字符轉(zhuǎn)義運(yùn)算符 4 計(jì)算表達(dá)式運(yùn)算符 9.3 與宏有關(guān)的偽指令 1 局部標(biāo)號(hào)偽指令 2 取消宏定義偽指令 3 中止宏擴(kuò)展偽指令 9.4 重復(fù)匯編偽指令 1 偽指令REPT 2 偽指令I(lǐng)RP 3 偽指令I(lǐng)RPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴(kuò)充 1 宏定義形式 2 重復(fù)偽指令REPEAT 3 循環(huán)偽指令WHILE 4 循環(huán)偽指令FOR 5 循環(huán)偽指令FORC 6 轉(zhuǎn)移偽指令GOTO 7 宏擴(kuò)充的舉例 8 系統(tǒng)定義的宏 9.7 習(xí)題 第10章 應(yīng)用程序的設(shè)計(jì) 10.1 字符串的處理程序 10.2 數(shù)據(jù)的分類統(tǒng)計(jì)程序 10.3 數(shù)據(jù)轉(zhuǎn)換程序 10.4 文件操作程序 10.5 動(dòng)態(tài)數(shù)據(jù)的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應(yīng)用 1 程序段前綴的字段含義 2 程序段前綴的應(yīng)用 10.9 習(xí)題 第11章 數(shù)值運(yùn)算協(xié)處理器 11.1 協(xié)處理器的數(shù)據(jù)格式 1 有符號(hào)整數(shù) 2 BCD碼數(shù)據(jù) 3 浮點(diǎn)數(shù) 11.2 協(xié)處理器的結(jié)構(gòu) 11.3 協(xié)處理器的指令系統(tǒng) 1 操作符的命名規(guī)則 2 數(shù)據(jù)傳送指令 3 數(shù)學(xué)運(yùn)算指令 4 比較運(yùn)算指令 5 超越函數(shù)運(yùn)算指令 6 常數(shù)操作指令 7 協(xié)處理器控制指令 11.4 協(xié)處理器的編程舉例 11.5 習(xí)題 第12章 匯編語(yǔ)言和C語(yǔ)言 12.1 匯編語(yǔ)言的嵌入 12.2 C語(yǔ)言程序的匯編輸出 12.3 一個(gè)具體的例子 12.4 習(xí)題 附錄
上傳時(shí)間： 2013-07-05
上傳用戶：hw1688888
十多年來(lái)，隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展，嵌入式系統(tǒng)已經(jīng)獲得了空前的應(yīng)用和發(fā)展。隨著嵌入式應(yīng)用系統(tǒng)功能復(fù)雜度的提高、對(duì)軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場(chǎng)的激烈競(jìng)爭(zhēng)導(dǎo)致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開(kāi)發(fā)人員面臨著嚴(yán)峻的危機(jī)和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開(kāi)發(fā)方法已經(jīng)顯得力不從心，于是嵌入式軟件開(kāi)發(fā)人員在軟件開(kāi)發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”，．但是目前對(duì)該方法的應(yīng)用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開(kāi)發(fā)方法上，不能很好地保證軟件復(fù)用和代碼的重用，因此難以滿足市場(chǎng)對(duì)嵌入式軟件開(kāi)發(fā)效率和開(kāi)發(fā)質(zhì)量的要求。 本課題的研究?jī)?nèi)容是應(yīng)用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù)，對(duì)嵌入式系統(tǒng)領(lǐng)域的專有結(jié)構(gòu)組件進(jìn)行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實(shí)時(shí)框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點(diǎn)一最大限度實(shí)現(xiàn)軟件重用外，最突出的是具備以下兩個(gè)特點(diǎn)： 1、功能和非功能的分離 在應(yīng)用面向?qū)ο蟮募夹g(shù)時(shí)，傳統(tǒng)的嵌入式軟件開(kāi)發(fā)方法關(guān)注的重點(diǎn)是軟件結(jié)構(gòu)和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實(shí)現(xiàn)系統(tǒng)功能需求的同時(shí)，保證軟件系統(tǒng)的非功能性需求的實(shí)現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來(lái)，為它們單獨(dú)設(shè)計(jì)組件。開(kāi)發(fā)人員在應(yīng)用該框架進(jìn)行嵌入式軟件設(shè)計(jì)時(shí)，只需要關(guān)注功能需求的實(shí)現(xiàn)，對(duì)于實(shí)時(shí)性、調(diào)度等非功能需求的實(shí)現(xiàn)可以通過(guò)調(diào)用ARTIC提供的時(shí)間管理模型和任務(wù)調(diào)度模型直接實(shí)現(xiàn)。 2、基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式 根據(jù)嵌入式系統(tǒng)通常由多個(gè)控制線程組成的特點(diǎn)，應(yīng)用基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式，把嵌入式軟件系統(tǒng)構(gòu)建成多個(gè)主動(dòng)對(duì)象的緝合。相對(duì)于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃?dòng)對(duì)象的最大特點(diǎn)在于：它提供對(duì)事件隊(duì)列、控制線程和表示主動(dòng)對(duì)象動(dòng)態(tài)行為狀態(tài)機(jī)等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應(yīng)用能夠幫助嵌入式軟件的開(kāi)發(fā)人員快速地開(kāi)發(fā)出高質(zhì)量的嵌入式軟件，除此之外，因?yàn)樗艘粋€(gè)微小的實(shí)時(shí)操作系統(tǒng)(RTOS) 報(bào)包裝，在某些場(chǎng)合可以作為一個(gè)簡(jiǎn)易的RTOS使用。為了驗(yàn)證ARTIC的性能，本文將該框架應(yīng)用于硬幣搬送實(shí)時(shí)控制系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)，從該系統(tǒng)的應(yīng)用中充分體現(xiàn)了ARTIC框架的優(yōu)點(diǎn)。
標(biāo)簽： 嵌入式系統(tǒng) 軟件開(kāi)發(fā)
上傳時(shí)間： 2013-06-21
上傳用戶：cxl274287265
自20世紀(jì)80年代以來(lái)，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無(wú)線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來(lái)越受到人們的關(guān)注。隨著人們對(duì)通信數(shù)據(jù)化、寬帶化、個(gè)人化和移動(dòng)化需求的增強(qiáng)，OFDM技術(shù)在綜合無(wú)線接入領(lǐng)域?qū)?huì)獲得越來(lái)越廣泛的應(yīng)用。人們開(kāi)始集中越來(lái)越多的精力開(kāi)發(fā)OFDM技術(shù)在移動(dòng)通信領(lǐng)域的應(yīng)用，本文也是基于無(wú)線通信平臺(tái)上的OFDM技術(shù)的運(yùn)用。 本文的所有內(nèi)容都是建立在空地?cái)?shù)據(jù)無(wú)線通信系統(tǒng)下行鏈路FPGA實(shí)現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實(shí)現(xiàn)和調(diào)試上。主要包括幀同步(時(shí)間同步)算法的研究與設(shè)計(jì)、OFDM頻率同步算法的研究與設(shè)計(jì)以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實(shí)現(xiàn)。最終實(shí)現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無(wú)線環(huán)境中連通。 對(duì)于無(wú)線移動(dòng)通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實(shí)現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點(diǎn)對(duì)數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對(duì)系統(tǒng)中存在的定時(shí)偏差、頻率偏差進(jìn)行定時(shí)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。在OFDM實(shí)現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費(fèi)了三個(gè)章節(jié)闡述了同步技術(shù)的原理、算法和實(shí)現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計(jì)類和基于循環(huán)前綴的半盲估計(jì)類。本文首先分析了各種載波同步方案的優(yōu)缺點(diǎn)，并舉例說(shuō)明了各個(gè)載波同步方式的實(shí)現(xiàn)方法。然后具體闡述了本文在FPGA平臺(tái)上實(shí)現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實(shí)現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時(shí)對(duì)算法在不同參數(shù)和不同形式下的性能做出了仿真對(duì)比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實(shí)現(xiàn)是十分方便的。本文主要闡述其實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過(guò)程。最后介紹了本文實(shí)現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實(shí)現(xiàn)方式時(shí)首先給出實(shí)現(xiàn)框圖，然后對(duì)框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個(gè)模塊實(shí)現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-26
上傳用戶：希醬大魔王
隨著信息時(shí)代的到來(lái)，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來(lái)檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語(yǔ)言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過(guò)modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
隨著我國(guó)國(guó)防現(xiàn)代化建設(shè)進(jìn)程的不斷深化，MIL-STD-1553B標(biāo)準(zhǔn)總線已經(jīng)廣泛應(yīng)用于各種軍事應(yīng)用領(lǐng)域。MIL-STD-1553B標(biāo)準(zhǔn)總線是我國(guó)上世紀(jì)八十年代引進(jìn)的一種現(xiàn)代化通訊總線，國(guó)內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點(diǎn)成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個(gè)關(guān)鍵因素。目前國(guó)內(nèi)關(guān)于1553B總線通訊模塊的對(duì)外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計(jì)并不多見(jiàn)。嵌入式設(shè)備具有體積小、重量輕、實(shí)時(shí)性強(qiáng)、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點(diǎn)。 基于以上考慮，論文中提出了以DSP+FPGA為平臺(tái)實(shí)現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過(guò)收發(fā)控制器和變壓器實(shí)現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項(xiàng)目需求，設(shè)計(jì)分為硬件和軟件兩部分完成。在對(duì)MIL-STD-1553B總線協(xié)議進(jìn)行詳細(xì)研究后提出了總體設(shè)計(jì)方案原理圖。再根據(jù)方案需求設(shè)計(jì)各功能模塊。使用硬件描述語(yǔ)言VHDL對(duì)各功能模塊進(jìn)行邏輯和行為描述，最終實(shí)現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語(yǔ)言進(jìn)行軟件的編譯，使其實(shí)現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過(guò)實(shí)際參與1553B總線通訊系統(tǒng)驗(yàn)證實(shí)驗(yàn)，證明各項(xiàng)技術(shù)指標(biāo)均達(dá)到預(yù)定的目標(biāo)，可以投入實(shí)際應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：671145514
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
