综合久久给合久久狠狠狠97色,成人性生活av,天堂成人av

非線性光學(xué)

pcb layout規(guī)則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標(biāo)簽： layout pcb

上傳時(shí)間： 2013-10-29

上傳用戶：1234xhb
超聲波電機(jī)之設(shè)計(jì)及分析

1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲(wèi)頻率超過(guò)20KHz以上的音波或機(jī)械振動(dòng)，因此超音波馬達(dá)就是利用超音波的彈性振動(dòng)頻率所構(gòu)成的制動(dòng)力。超音波馬達(dá)的內(nèi)部主要是以壓電陶瓷材料作爲(wèi)激發(fā)源，其成份是由鉛（Pb）、結(jié)（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲(wèi)驅(qū)動(dòng)源，以激振彈性體，稱(chēng)此結(jié)構(gòu)爲(wèi)定子（Stator），將其用彈簧與轉(zhuǎn)子Rotor）接觸，將所産生摩擦力來(lái)驅(qū)使轉(zhuǎn)子轉(zhuǎn)動(dòng)，由於壓電材料的驅(qū)動(dòng)能量很大，並足以抗衡轉(zhuǎn)子與定子間的正向力，雖然伸縮振幅大小僅有數(shù)徵米（um）的程度，但因每秒之伸縮達(dá)數(shù)十萬(wàn)次，所以相較於同型的電磁式馬達(dá)的驅(qū)動(dòng)能量要大的許多。超音波馬達(dá)的優(yōu)點(diǎn)爲(wèi)：1，轉(zhuǎn)子慣性小、響應(yīng)時(shí)間短、速度範(fàn)圍大。2，低轉(zhuǎn)速可產(chǎn)生高轉(zhuǎn)矩及高轉(zhuǎn)換效率。3，不受磁場(chǎng)作用的影響。4，構(gòu)造簡(jiǎn)單，體積大小可控制。5，不須經(jīng)過(guò)齒輸作減速機(jī)構(gòu)，故較爲(wèi)安靜。實(shí)際應(yīng)用上，超音波馬達(dá)具有不同於傳統(tǒng)電磁式馬達(dá)的特性，因此在不適合應(yīng)用傳統(tǒng)馬達(dá)的場(chǎng)合，例如：間歇性運(yùn)動(dòng)的裝置、空間或形狀受到限制的場(chǎng)所；另外包括一些高磁場(chǎng)的場(chǎng)合，如核磁共振裝置、斷層掃描儀器等。所以未來(lái)在自動(dòng)化設(shè)備、視聽(tīng)音響、照相機(jī)及光學(xué)儀器等皆可應(yīng)用超音波馬達(dá)來(lái)取代。

標(biāo)簽： 超聲波電機(jī)

上傳時(shí)間： 2022-06-17

上傳用戶：
中興射頻RF板PCB工藝設(shè)計(jì)規(guī)范

術(shù)語(yǔ)和定義下列術(shù)語(yǔ)和定義適用于本標(biāo)準(zhǔn)。3.1 微波 Microwaves微波是電磁波按頻譜劃分的定義,是指波長(zhǎng)從1m至0.1mm范圍內(nèi)的電磁波, 其相應(yīng)的頻率從0.3GHz至3000GHz。這段電磁頻譜包括分米波(頻率從0.3GHz至3GHz)\厘米波(頻率從3GHz至30GHz)\毫米波(頻率從30GHz至300GHz)和亞毫米波(頻率從300GHz至3000GHz,有些文獻(xiàn)中微波定義不含此段)四個(gè)波段（含上限，不含下限）。具有似光性、似聲性、穿透性、非電離性、信息性五大特點(diǎn)。3.2 射頻 RF(Radio Frequency)射頻是電磁波按應(yīng)用劃分的定義,專(zhuān)指具有一定波長(zhǎng)可用于無(wú)線電通信的電磁波。頻率范圍定義比較混亂，資料中有30MHz至3GHz, 也有300MHz至40GHz,與微波有重疊;另有一種按頻譜劃分的定義, 是指波長(zhǎng)從1兆m至1m范圍內(nèi)的電磁波, 其相應(yīng)的頻率從30Hz至300MHz；射頻（RF）與微波的頻率界限比較模糊，并且隨著器件技術(shù)和設(shè)計(jì)方法的進(jìn)步還有所變化。3.3 射頻 PCB 及其特點(diǎn)考慮PCB設(shè)計(jì)的特殊性,主要考慮PCB上傳輸線的電路模型。由于傳輸線采用集總參數(shù)電路模型和分布參數(shù)電路模型的分界線可認(rèn)為是l/λ≥0.05.(其中,l是幾何長(zhǎng)度； λ是工作波長(zhǎng)).在本規(guī)范中定義射頻鏈路指?jìng)鬏斁€結(jié)構(gòu)采用分布參數(shù)模型的模擬信號(hào)電路。PCB線長(zhǎng)很少超過(guò)50cm,故最低考慮30MHz頻率的模擬信號(hào)即可；由于超過(guò)3G通常認(rèn)為是純微波,可以考慮倒此為止；考慮生產(chǎn)工藝元件間距可達(dá)0.5mm，最高頻率也可考慮定在30GHz，感覺(jué)意義不大。綜上所述，可以考慮射頻PCB可以定義為具有頻率在30MHz至6GHz范圍模擬信號(hào)的PCB，但具體采用集總還是分布參數(shù)模型可根據(jù)公式確定。由于基片的介電常數(shù)比較高，電磁波的傳播速度比較慢，因此，比在空氣中傳播的波長(zhǎng)要短，根據(jù)微波原理，微帶線對(duì)介質(zhì)基片的要求：介質(zhì)損耗小，在所需頻率和溫度范圍內(nèi)，介電常數(shù)應(yīng)恒定不變，熱傳導(dǎo)率和表面光潔度要高，和導(dǎo)體要有良好的沾附性等。對(duì)構(gòu)成導(dǎo)體條帶的金屬材料要求：導(dǎo)電率高電阻溫度系數(shù)小，對(duì)基片要有良好的沾附性，易于焊接等。

標(biāo)簽： 射頻 rf pcb

上傳時(shí)間： 2022-07-22

上傳用戶：
風(fēng)電場(chǎng)短期風(fēng)速預(yù)測(cè)研究.rar

開(kāi)發(fā)與利用新能源是我國(guó)21世紀(jì)的重要能源戰(zhàn)略。風(fēng)能是一種“取之不盡，用之不竭”、環(huán)境友好的可持續(xù)性能源，已受到了越來(lái)越廣泛的重視，并成為發(fā)展最快的新型能源。但是風(fēng)電具有間歇性和隨機(jī)性的固有缺點(diǎn)，隨著大量的風(fēng)力發(fā)電接入電網(wǎng)，勢(shì)必會(huì)對(duì)電力系統(tǒng)的安全、穩(wěn)定運(yùn)行以及保證電能質(zhì)量帶來(lái)嚴(yán)峻挑戰(zhàn)，從而限制風(fēng)力發(fā)電的發(fā)展規(guī)模。風(fēng)電場(chǎng)短期風(fēng)速和發(fā)電功率預(yù)測(cè)是解決該問(wèn)題的有效途徑之一。中國(guó)的風(fēng)電場(chǎng)大都是集中的、大容量的風(fēng)電場(chǎng)，而且處于電網(wǎng)建設(shè)相對(duì)比較薄弱的地區(qū)，因此，中國(guó)更需要進(jìn)行風(fēng)電場(chǎng)短期風(fēng)速和發(fā)電功率預(yù)測(cè)的研究，而發(fā)電功率的預(yù)測(cè)主要源自風(fēng)速的預(yù)測(cè)。在此背景下，選擇風(fēng)電場(chǎng)短期風(fēng)速預(yù)測(cè)方法作為主要研究?jī)?nèi)容，主要包括以下幾個(gè)方面：首先運(yùn)用統(tǒng)計(jì)學(xué)方法來(lái)分析風(fēng)速的時(shí)間序列特性及其預(yù)測(cè)方法和應(yīng)用特點(diǎn)，說(shuō)明現(xiàn)實(shí)中的風(fēng)速序列具有很強(qiáng)的非平穩(wěn)性。然后運(yùn)用具有“數(shù)字顯微鏡”之美譽(yù)的小波變換來(lái)分析歷史紀(jì)錄的風(fēng)速數(shù)據(jù)，通過(guò)運(yùn)用二進(jìn)正交小波變換Mallat算法對(duì)香港和河西走廊地區(qū)風(fēng)速序列進(jìn)行分解和重構(gòu)，分離出風(fēng)速序列中的低頻信息和高頻信息。對(duì)Mallat算法分解后的信號(hào)，運(yùn)用最小二乘支持向量機(jī)分別進(jìn)行向前一步預(yù)測(cè)，然后再把各預(yù)測(cè)結(jié)果合成，得到預(yù)測(cè)值。建立了基于小波變換和最小二乘支持向量機(jī)的短期風(fēng)速預(yù)測(cè)方法。應(yīng)用Matlab對(duì)該算法進(jìn)行了仿真，仿真試驗(yàn)表明，小波變換是非平穩(wěn)風(fēng)速序列時(shí)頻分析的有效工具，對(duì)風(fēng)速序列的高頻和低頻信息起到很好的分離作用；最小二乘支持向量機(jī)的應(yīng)用提高了預(yù)測(cè)的準(zhǔn)確性。應(yīng)用香港地區(qū)與河西走廊地區(qū)小時(shí)平均風(fēng)速歷史數(shù)據(jù)，驗(yàn)證了方法的有效性。

標(biāo)簽： 風(fēng)電場(chǎng) 風(fēng)速

上傳時(shí)間： 2013-04-24

上傳用戶：xg262122
基于FPGA的精確時(shí)鐘同步方法研究.rar

在工業(yè)控制領(lǐng)域，多種現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國(guó)際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場(chǎng)設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時(shí)性，而實(shí)現(xiàn)現(xiàn)場(chǎng)設(shè)備間的高精度時(shí)鐘同步是保證以太網(wǎng)高實(shí)時(shí)性的前提和基礎(chǔ)。 IEEE 1588定義了一個(gè)能夠在測(cè)量和控制系統(tǒng)中實(shí)現(xiàn)高精度時(shí)鐘同步的協(xié)議——精確時(shí)間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計(jì)算和分布式對(duì)象等多項(xiàng)技術(shù)，適用于所有通過(guò)支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類(lèi)不同精確度、分辨率和穩(wěn)定性的時(shí)鐘同步起來(lái)，占用最少的網(wǎng)絡(luò)和局部計(jì)算資源，在最好情況下能達(dá)到系統(tǒng)級(jí)的亞微級(jí)的同步精度。基于PC機(jī)軟件的時(shí)鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級(jí)；基于嵌入式軟件的時(shí)鐘同步方法，將時(shí)鐘同步模塊放在操作系統(tǒng)的驅(qū)動(dòng)層，其同步精度能夠達(dá)到微秒級(jí)。現(xiàn)場(chǎng)設(shè)備間微秒級(jí)的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對(duì)設(shè)備時(shí)鐘同步的要求，但是對(duì)于運(yùn)動(dòng)控制等需求高精度定時(shí)的系統(tǒng)來(lái)說(shuō)，這仍然不夠。基于嵌入式軟件的時(shí)鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時(shí)間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級(jí)的同步精度。本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的時(shí)鐘同步方法，以IEEE 1588作為時(shí)鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時(shí)鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過(guò)準(zhǔn)確捕獲報(bào)文時(shí)間戳和動(dòng)態(tài)補(bǔ)償晶振頻率漂移等手段，相對(duì)于嵌入式軟件時(shí)鐘同步方法實(shí)現(xiàn)了更高精度的時(shí)鐘同步，并通過(guò)實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級(jí)的同步精度。

標(biāo)簽： FPGA 時(shí)鐘同步方法研究

上傳時(shí)間： 2013-08-04

上傳用戶：hn891122
基于ARM微處理器的電液位置伺服控制系統(tǒng)的研究

電液位置伺服系統(tǒng)具有控制精度高、響應(yīng)速度快、輸出功率大、信號(hào)處理靈活、易于實(shí)現(xiàn)各種參量反饋等優(yōu)點(diǎn)，因此它已經(jīng)遍及國(guó)民經(jīng)濟(jì)和軍事工業(yè)的各個(gè)技術(shù)領(lǐng)域。近年來(lái)，對(duì)電液位置伺服系統(tǒng)的快速性、穩(wěn)定性、準(zhǔn)確性等控制性能提出了新的要求，作為電液位置伺服系統(tǒng)核心的控制器，起到更為關(guān)鍵的作用。現(xiàn)階段，嵌入式微處理器以其小型、專(zhuān)用、便攜、高可靠的特點(diǎn)，已經(jīng)在工業(yè)控制領(lǐng)域得到了廣泛的應(yīng)用，如工業(yè)過(guò)程、遠(yuǎn)程監(jiān)控、智能儀器儀表、機(jī)器人控制、數(shù)控系統(tǒng)等，嵌入式微處理器嵌入實(shí)時(shí)操作系統(tǒng)，可以克服傳統(tǒng)的基于單片機(jī)控制系統(tǒng)功能不足和基于PC的控制系統(tǒng)非實(shí)時(shí)性的缺點(diǎn)，其性能、可靠性等都能滿足電液位置伺服系統(tǒng)控制的要求，在控制領(lǐng)域具有廣泛的應(yīng)用前景。本文以實(shí)驗(yàn)室的電液位置伺服系統(tǒng)為研究對(duì)象，按照系統(tǒng)的控制要求，提出以ARM9(S3C2410)微處理器為核心的控制器對(duì)電液位置伺服系統(tǒng)進(jìn)行控制的一種方案，設(shè)計(jì)了一種新型的基于ARM9(S3C2410)微處理器的電液位置伺服控制器。本系統(tǒng)控制器的開(kāi)發(fā)設(shè)計(jì)中，在以ARM9(S3C2410)微處理器為核心的控制器基礎(chǔ)上，通過(guò)外部擴(kuò)展，使得系統(tǒng)控制器具有豐富的硬件資源，開(kāi)發(fā)了A/D轉(zhuǎn)換電路、D/A(PWM)轉(zhuǎn)換電路、伺服放大電路、串行接口等電路，同時(shí)為了使得控制器的程序代碼具有較強(qiáng)的可讀性、可維護(hù)性、可擴(kuò)展性，使用了操作系統(tǒng)，通過(guò)比較選擇了uC/OS-Ⅱ?qū)崟r(shí)內(nèi)核，并成功移植到ARM9(S3C2410)微處理器中，并編寫(xiě)了A/D、數(shù)字濾波、D/A(PWM)等軟件程序，通過(guò)編譯、調(diào)試、驗(yàn)證，程序運(yùn)行正常。在對(duì)電液位置伺服系統(tǒng)進(jìn)行控制策略的選擇中，分別采用PID、滑模變結(jié)構(gòu)、模糊自學(xué)習(xí)滑模三種控制策略進(jìn)行仿真比較，得出采用模糊自學(xué)習(xí)滑模控制策略更有利于系統(tǒng)控制。

標(biāo)簽： ARM 微處理器伺服控制系統(tǒng) 電液位置

上傳時(shí)間： 2013-04-24

上傳用戶：sssnaxie
基于DSP和FPGA的虹膜識(shí)別系統(tǒng)

近年來(lái)，隨著生物識(shí)別技術(shù)的興起，虹膜識(shí)別技術(shù)被日益關(guān)注。由于虹膜識(shí)別技術(shù)對(duì)個(gè)體識(shí)別具有高度的可靠性，已成為目前生物識(shí)別中最有發(fā)展前景的識(shí)別技術(shù)之一。與其它生物識(shí)別技術(shù)相比，虹膜識(shí)別技術(shù)具有唯一性、穩(wěn)定性、非侵犯性、不易偽造性和活體特性等優(yōu)勢(shì)。因此，虹膜識(shí)別技術(shù)具有廣闊的使用前景和很好的經(jīng)濟(jì)效益，越來(lái)越受到國(guó)內(nèi)外有關(guān)研究人員的重視。目前，虹膜識(shí)別產(chǎn)品大多都是基于PC平臺(tái)的，在便攜性、穩(wěn)定性和安全性方面還存在一些問(wèn)題。為了克服以上的缺點(diǎn)，本文構(gòu)架了基于DSP和FPGA的嵌入式虹膜識(shí)別硬件平臺(tái)，使虹膜識(shí)別技術(shù)可應(yīng)用與更多的領(lǐng)域。本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)嵌入式硬件系統(tǒng)，包括DSP處理器、FPGA、COMS圖像傳感器、人機(jī)交互接口和通信接口。同時(shí)，還編寫(xiě)了各硬件模塊的驅(qū)動(dòng)程序。另外，由于系統(tǒng)中DSP工作頻率為300Mhz，另外有些器件工作在100Mhz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．在FPGA設(shè)計(jì)中，編寫(xiě)Verilog程序，完成了虹膜圖像采集模塊、乒乓存儲(chǔ)器切換模塊、圖像采樣模塊以及將采樣后的圖像顯示在TFT彩色液晶上的模塊，最終實(shí)現(xiàn)了虹膜圖像實(shí)時(shí)顯示系統(tǒng)。此外，還設(shè)計(jì)實(shí)現(xiàn)了用于和DSP通信的HPI接口模塊。 3．完成了部分系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用DSP/BIOS實(shí)時(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過(guò)調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了虹膜識(shí)別功能。最終，本文實(shí)現(xiàn)了系統(tǒng)設(shè)計(jì)，本設(shè)計(jì)可以快速有效的進(jìn)行虹膜識(shí)別。同時(shí)，由于本系統(tǒng)采用模塊化的軟硬件設(shè)計(jì)技術(shù)，使系統(tǒng)便于快速應(yīng)用于各種場(chǎng)合。

標(biāo)簽： FPGA DSP 虹膜識(shí)別

上傳時(shí)間： 2013-04-24

上傳用戶：qlpqlq
基于FPGA的紅外圖像處理技術(shù)

本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上，根據(jù)紅外圖像處理系統(tǒng)的實(shí)際應(yīng)用，研究了相應(yīng)的圖像處理算法，為使其實(shí)時(shí)實(shí)現(xiàn)，本文對(duì)算法基于FPGA的高效硬件實(shí)現(xiàn)進(jìn)行了深入研究。首先對(duì)IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進(jìn)行了分析，敘述了相應(yīng)的驅(qū)動(dòng)電路設(shè)計(jì)原理和相關(guān)模擬電路的處理技術(shù)。然后，以本文設(shè)計(jì)的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運(yùn)行平臺(tái)，針對(duì)紅外溫差成像圖像高背景、低對(duì)比度的特點(diǎn)和系統(tǒng)中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強(qiáng)算法的實(shí)時(shí)實(shí)現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實(shí)現(xiàn)技術(shù)，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強(qiáng)算法作為重點(diǎn)，引入了一種易于FPGA實(shí)現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強(qiáng)算法。并在FPGA硬件平臺(tái)上成功地實(shí)現(xiàn)了該算法。最后，本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號(hào)，實(shí)時(shí)地顯示在監(jiān)視器上。實(shí)驗(yàn)結(jié)果表明，本文設(shè)計(jì)的系統(tǒng)，能夠很好地完成大容量數(shù)據(jù)流的實(shí)時(shí)處理，有效地改善了圖像質(zhì)量，顯著提高了圖像顯示效果。

標(biāo)簽： FPGA 紅外圖像處理技術(shù)

上傳時(shí)間： 2013-07-02

上傳用戶：AbuGe
基于FPGA的精確時(shí)鐘同步方法研究

在工業(yè)控制領(lǐng)域，多種現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國(guó)際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場(chǎng)設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時(shí)性，而實(shí)現(xiàn)現(xiàn)場(chǎng)設(shè)備間的高精度時(shí)鐘同步是保證以太網(wǎng)高實(shí)時(shí)性的前提和基礎(chǔ)。 IEEE 1588定義了一個(gè)能夠在測(cè)量和控制系統(tǒng)中實(shí)現(xiàn)高精度時(shí)鐘同步的協(xié)議——精確時(shí)間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計(jì)算和分布式對(duì)象等多項(xiàng)技術(shù)，適用于所有通過(guò)支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類(lèi)不同精確度、分辨率和穩(wěn)定性的時(shí)鐘同步起來(lái)，占用最少的網(wǎng)絡(luò)和局部計(jì)算資源，在最好情況下能達(dá)到系統(tǒng)級(jí)的亞微級(jí)的同步精度。基于PC機(jī)軟件的時(shí)鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級(jí)；基于嵌入式軟件的時(shí)鐘同步方法，將時(shí)鐘同步模塊放在操作系統(tǒng)的驅(qū)動(dòng)層，其同步精度能夠達(dá)到微秒級(jí)。現(xiàn)場(chǎng)設(shè)備間微秒級(jí)的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對(duì)設(shè)備時(shí)鐘同步的要求，但是對(duì)于運(yùn)動(dòng)控制等需求高精度定時(shí)的系統(tǒng)來(lái)說(shuō)，這仍然不夠。基于嵌入式軟件的時(shí)鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時(shí)間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級(jí)的同步精度。本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的時(shí)鐘同步方法，以IEEE 1588作為時(shí)鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時(shí)鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過(guò)準(zhǔn)確捕獲報(bào)文時(shí)間戳和動(dòng)態(tài)補(bǔ)償晶振頻率漂移等手段，相對(duì)于嵌入式軟件時(shí)鐘同步方法實(shí)現(xiàn)了更高精度的時(shí)鐘同步，并通過(guò)實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級(jí)的同步精度。

標(biāo)簽： FPGA 時(shí)鐘同步方法研究

上傳時(shí)間： 2013-07-28

上傳用戶：heart520beat
Verilog編碼中的非阻塞性賦值

One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions

標(biāo)簽： Verilog 編碼非阻塞性賦值

上傳時(shí)間： 2013-10-17

上傳用戶：tb_6877751