色综合久久88色综合天天提莫,在线观看国产成人av片,国产精品国产三级国产aⅴ9色

非線性光學

cygnal單片機教程

C8051Fxxx 系列單片機是完全集成的混合信號系統(tǒng)級芯片，具有與8051 兼容的微控制器內(nèi)核，與MCS-51 指令集完全兼容。除了具有標準8052 的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件。參見表1.1 的產(chǎn)品選擇指南可快速查看每個MCU 的特性。 MCU 中的外設(shè)或功能部件包括模擬多路選擇器、可編程增益放大器、ADC、DAC、電壓比較器、電壓基準、溫度傳感器、SMBus/ I2C、UART、SPI、可編程計數(shù)器/定時器陣列（PCA）、定時器、數(shù)字I/O 端口、電源監(jiān)視器、看門狗定時器（WDT）和時鐘振蕩器等。所有器件都有內(nèi)置的FLASH 程序存儲器和256 字節(jié)的內(nèi)部RAM，有些器件內(nèi)部還有位于外部數(shù)據(jù)存儲器空間的RAM，即XRAM。C8051Fxxx 單片機采用流水線結(jié)構(gòu)，機器周期由標準的12 個系統(tǒng)時鐘周期降為1 個系統(tǒng)時鐘周期，處理能力大大提高，峰值性能可達25MIPS。C8051Fxxx 單片機是真正能獨立工作的片上系統(tǒng)（SOC）。每個MCU 都能有效地管理模擬和數(shù)字外設(shè)，可以關(guān)閉單個或全部外設(shè)以節(jié)省功耗。FLASH 存儲器還具有在系統(tǒng)重新編程能力，可用于非易失性數(shù)據(jù)存儲，并允許現(xiàn)場更新8051 固件。應用程序可以使用MOVC 和MOVX 指令對FLASH 進行讀或改寫，每次讀或?qū)懸粋€字節(jié)。這一特性允許將程序存儲器用于非易失性數(shù)據(jù)存儲以及在軟件控制下更新程序代碼。片內(nèi)JTAG 調(diào)試支持功能允許使用安裝在最終應用系統(tǒng)上的產(chǎn)品MCU 進行非侵入式（不占用片內(nèi)資源）、全速、在系統(tǒng)調(diào)試。該調(diào)試系統(tǒng)支持觀察和修改存儲器和寄存器，支持斷點、單步、運行和停機命令。在使用JTAG 調(diào)試時，所有的模擬和數(shù)字外設(shè)都可全功能運行。每個MCU 都可在工業(yè)溫度范圍（-45℃到+85℃）內(nèi)用2.7V-3.6V（F018/019 為2.8V-3.6V）的電壓工作。端口I/O、/RST 和JTAG 引腳都容許5V 的輸入信號電壓。

標簽： cygnal 單片機教程

上傳時間： 2013-11-14

上傳用戶：jiangshandz
看門狗定時器看門狗休眠模式

在正常操作期間，一次WDT 超時溢出將產(chǎn)生一次器件復位。如果器件處于休眠狀態(tài)，一次WDT超時溢出將喚醒器件，使其繼續(xù)正常操作（即稱作WDT 喚醒）。對WDTE 設(shè)置位清零可以永久性地關(guān)閉WDT。后分頻器分配完全是由軟件控制，即它可在程序執(zhí)行期間隨時更改。在例26-1 中，如果需要的預分頻值不是1:1，就不需要對OPTION_REG 寄存器做初始修改。如果需要的預分頻值是1:1，那么先向OPTION_REG 設(shè)置一個非1:1 的臨時預分頻值，在完成其它操作后，在最后修改OPTION_REG 時再設(shè)置1:1 的預分頻值。這樣操作，主要是因為無法知道TMR0 預分頻器的當前計數(shù)值，而且分頻器更改后，該值將變?yōu)閃DT 后分頻器的當前計數(shù)值，所以必須遵循示例中的代碼順序。如果沒有按照示例中的代碼順序改變OPTION_REG 寄存器，那么無法準確得知WDT 復位前的時間。

標簽： 看門狗定時器看門狗休眠模式

上傳時間： 2013-11-02

上傳用戶：674635689
DSP的聚光光伏發(fā)電自動跟蹤系統(tǒng)的設(shè)計

為提高聚光光伏發(fā)電的太陽能利用率，提出了一種環(huán)形軌道式光伏發(fā)電雙軸跟蹤系統(tǒng)的設(shè)計方案。系統(tǒng)采用DSP控制伺服電機的方法，利用空間電壓矢量脈寬調(diào)制(SVPWM)技術(shù)，形成了閉環(huán)的位置伺服控制。通過MATLAB／SIMULINK進行了速度環(huán)仿真，結(jié)果表明該系統(tǒng)運行穩(wěn)定，具有較好的靜態(tài)和動態(tài)特性。

標簽： DSP 聚光光伏發(fā)電自動跟蹤系統(tǒng)

上傳時間： 2013-10-10

上傳用戶：Vici
數(shù)字信號處理選擇指南pdf

德州儀器 (TI) 處理器幾乎能滿足您所能想到的各種應用需求。我們陣營強大的處理器系列擁有各種價位、性能及功耗的產(chǎn)品可供選擇，能滿足幾乎任何數(shù)字電子設(shè)計的要求。利用 TI 廣博的系統(tǒng)專業(yè)知識、針對外設(shè)設(shè)計的全方位支持以及隨時可方便獲得的全套軟件與配套模擬組件，您能夠?qū)崿F(xiàn)無窮無盡的設(shè)計方案。德州儀器 2008 年第二季度數(shù)字信號處理選擇指南TI 數(shù)字信號處理技術(shù)介紹1Ô數(shù)字媒體處理器OMAP應用處理器C6000數(shù)字信號處理器C5000數(shù)字信號處理器C2000數(shù)字信號處理器MSP430微控制器音頻汽車通信工業(yè)醫(yī)療安全監(jiān)控視頻無線主要特性完整的定制型視頻解決方案低功耗與高性能高性能低功耗與高性能結(jié)合高性能與高集成度可實現(xiàn)更環(huán)保的工業(yè)應用超低功耗達芬奇數(shù)字媒體處理器：針對數(shù)字視頻而精心優(yōu)化達芬奇 (DaVinci) 技術(shù)包括可擴展的可編程信號處理片上系統(tǒng) (SoC)、加速器與外設(shè)，專為滿足各種視頻終端設(shè)備在性價比與特性方面的要求進行了優(yōu)化。最新的 OMAP™ 應用處理器：最佳的通用多媒體與圖形功能TI 高度可擴展的 OMAP 平臺能夠以任何單芯片組合實現(xiàn)業(yè)界通用多媒體與圖形處理功能的最佳組合。最新推出的四款 OMAP35x 器件的目標應用非常廣泛，其中包括便攜式導航設(shè)備、因特網(wǎng)設(shè)備、便攜式媒體播放器以及個人醫(yī)療設(shè)備等。最高性能：TMS320C6000™ DSP平臺C6000™ DSP 平臺可提供業(yè)界最高性能的定點與浮點 DSP，理想適用于視頻、影像、寬帶基礎(chǔ)局端以及高性能音頻等應用領(lǐng)域。低功耗與高性能相結(jié)合：TMS320C5000™ DSP 平臺C5000™ DSP 平臺不僅可提供業(yè)界最低的待機功耗，同時還支持高級自動化電源管理，能夠充分滿足諸如數(shù)字音樂播放器、VoIP、免提終端附件、GPS 接收機以及便攜式醫(yī)療設(shè)備等個人及便攜式產(chǎn)品的需求。結(jié)合類似 MCU 的控制功能與DSP 的高性能：TMS320C2000™數(shù)字信號控制器C2000™ 數(shù)字信號控制器 (DSC) 平臺融合了控制外設(shè)的集成功能與微控制器 (MCU) 的易用性，以及 TI 先進DSP 技術(shù)的處理能力和 C 語言編程效率。C2000 DSC 理想適用于嵌入式工業(yè)應用，如數(shù)字馬達控制、數(shù)字電源以及智能傳感器等。MSP430 超低功耗微控制器平臺TI MSP430 系列超低功耗 16 位 RISC 混合信號處理器可為電池供電的測量應用提供具有終極性能的解決方案。TI充分發(fā)揮自身在混合信號與數(shù)字技術(shù)領(lǐng)域卓越的領(lǐng)先優(yōu)勢，推出的MSP430 使系統(tǒng)設(shè)計人員不僅能夠同時實現(xiàn)與模擬信號、傳感器與數(shù)字組件的接口相連，而且還能實現(xiàn)無與倫比的低功耗。輕松易用的軟件與開發(fā)工具對于加速 DSP 產(chǎn)品開發(fā)而言，TMS320™ DSP 獲得了 eXpressDSP™ 軟件與開發(fā)工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™內(nèi)核、TMS320 DSP 算法標準以及眾多可重復使用的模塊化軟件等，均來自業(yè)界最大規(guī)模開發(fā)商網(wǎng)絡(luò)。配套模擬產(chǎn)品TI 可提供各種配套的數(shù)據(jù)轉(zhuǎn)換器、電源管理、放大器、接口與邏輯產(chǎn)品，能夠充分滿足您設(shè)計的整體需求。

標簽： 數(shù)字信號處理選擇指南

上傳時間： 2013-10-14

上傳用戶：jasson5678
基于FPGA技術(shù)的偏振模色散自適應補償技術(shù)設(shè)計與仿真

我國的骨干通信網(wǎng)上的傳輸速率已經(jīng)向40 GB/s甚至是160 GB/s發(fā)展，傳輸線路以光纖作為主要的傳輸通道。與光纖相關(guān)的損耗和單模光纖的主要色散，即偏振模色散，不僅僅限制了光信號在通信過程中的傳輸距離，還很大程度上影響其通信容量。其中，偏振模色散對單模光纖高速和長距離通信的影響尤為突出。因此應現(xiàn)代光纖通信技術(shù)網(wǎng)的高速發(fā)展的需要，把當前流行的FPGA技術(shù)應用到單模光纖的偏振模色散的自適應補償技術(shù)中，用硬件描述語言來實現(xiàn)，可以大大提高光纖的偏振模色散自適應補償對實時性和穩(wěn)定性的要求。

標簽： FPGA 偏振模仿真補償技術(shù)

上傳時間： 2013-11-15

上傳用戶：zhaiye
基于FPGA的3D光立方設(shè)計_康志強

3D光立方

標簽： FPGA 光立方

上傳時間： 2013-11-20

上傳用戶：zhulei420
FPGA在新型激光光幕靶中的應用

結(jié)合坐標采集和處理在新型激光光幕靶中的應用，針對傳統(tǒng)激光光幕靶處理器I/O緊缺、處理速度慢、存在錯報、漏報，無法測試子彈連發(fā)坐標等問題，提出了一種以FPGA為核心的坐標采集和處理系統(tǒng)的設(shè)計方法。設(shè)計中采用了自頂向下的設(shè)計方法，將該系統(tǒng)依據(jù)邏輯功能劃分為3個模塊，并在ISE 14.1和Modelsim中進行設(shè)計、編譯、仿真，最后的仿真結(jié)果表明該系統(tǒng)能夠很好地采集到子彈的坐標。

標簽： FPGA 激光光幕靶中的應用

上傳時間： 2013-12-19

上傳用戶：haoxiyizhong
Verilog_HDL的基本語法詳解（夏宇聞版）

Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種：　　系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計模塊的外部性能的模型。　　算法級（algorithm）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計算法的模型。　　RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。　　門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。　　開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。　　一個復雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復雜的大型設(shè)計，并對所作設(shè)計的邏輯電路進行嚴格的驗證。　　Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計。這種行為描述語言具有以下功能：　　· 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。　　· 用延遲表達式或事件表達式來明確地控制過程的啟動時間。　　· 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。　　· 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。　　· 提供了可帶參數(shù)且非零延續(xù)時間的任務（task）程序結(jié)構(gòu)。　　· 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。　　· 提供了用于建立表達式的算術(shù)運算符、邏輯運算符、位運算符。　　· Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計。因其結(jié)構(gòu)化的特點又使它具有以下功能：　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。　　Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。　　Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設(shè)計復雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

標簽： Verilog_HDL

上傳時間： 2013-11-23

上傳用戶：青春給了作業(yè)95
Nexys3板卡培訓資料

　　本資料是關(guān)于Nexys3板卡的培訓資料。Nexys 開發(fā)板是基于最新技術(shù)Spartan-6 FPGA的數(shù)字系統(tǒng)開發(fā)平臺。它擁有48M字節(jié)的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數(shù)字系統(tǒng)。板上自帶AdeptTM高速USB2接口可以為開發(fā)板提供電源，也可以燒錄程序到FPGA，用戶數(shù)據(jù)的傳輸速率可以達到38M字節(jié)/秒。　　Nexys3開發(fā)板可以通過添加一些低成本的外設(shè)Pmods （可以多達30幾個）和Vmods （最新型外設(shè)）來實現(xiàn)額外的功能，例如A/D和D/A轉(zhuǎn)換器，線路板，電機驅(qū)動裝置，和實現(xiàn)裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設(shè)計套件），以及其他工具。圖 Nexys3板卡介紹

標簽： Nexys3 板卡培訓資料

上傳時間： 2013-10-09

上傳用戶：thing20
基于FPGA的數(shù)字穩(wěn)定校正單元的實現(xiàn)

　　為了實現(xiàn)對非相干雷達的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計了一種基于FPGA的DSU硬件實現(xiàn)方法。實驗結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實時性，可實現(xiàn)非相參雷達的相參化功能。

標簽： FPGA 數(shù)字穩(wěn)定校正

上傳時間： 2013-10-14

上傳用戶：603100257

<abbr id="xwnyo"></abbr>