相 關(guān) 資 源

• 基于FPGA的3D光立方設(shè)計_康志強(qiáng)免費(fèi)下載

  資源簡介：3D光立方

  標(biāo)簽： FPGA 光立方

  上傳時間： 2013-11-20

  上傳用戶：zhulei420

• 基于FPGA的3D光立方設(shè)計_康志強(qiáng)免費(fèi)下載

  資源簡介：3D光立方

  標(biāo)簽： FPGA 光立方

  上傳時間： 2013-11-15

  上傳用戶：feifei0302

• 268-基于單片機(jī)的夢幻光立方3D顯示器設(shè)計與制作免費(fèi)下載

  資源簡介：基于單片機(jī)的夢幻光立方3D顯示器設(shè)計與制作

  標(biāo)簽： 單片機(jī) 光立方 3d顯示器

  上傳時間： 2021-11-04

  上傳用戶：默默

• 基于FPGA的3D圖像處理器IP核免費(fèi)下載

  資源簡介：基于FPGA的3D圖像處理器IP核的設(shè)計與實(shí)現(xiàn)

  標(biāo)簽： FPGA 圖像處理器 IP核

  上傳時間： 2013-05-18

  上傳用戶：1101055045

• 基于FPGA的LCD&VGA控制器設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的LCD&VGA控制器設(shè)計 字?jǐn)?shù)不夠

  標(biāo)簽： FPGA LCD VGA 制器設(shè)計

  上傳時間： 2013-08-05

  上傳用戶：ginani

• 基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運(yùn)行）免費(fèi)下載

  資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運(yùn)行）

  標(biāo)簽： quartersii FPGA 發(fā)生器 電路設(shè)計

  上傳時間： 2013-08-07

  上傳用戶：pwcsoft

• 基于FPGA的雷達(dá)信號模擬器設(shè)計免費(fèi)下載

  資源簡介：優(yōu)秀碩士論文，基于FPGA的雷達(dá)信號模擬器設(shè)計，對學(xué)FPGA的，特別是學(xué)雷達(dá)的同學(xué)有很好的參考價值

  標(biāo)簽： FPGA 雷達(dá) 信號模擬器

  上傳時間： 2013-08-10

  上傳用戶：dianxin61

• 基于FPGA的隨機(jī)數(shù)性能檢測設(shè)計免費(fèi)下載

  資源簡介：為了滿足對隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對隨機(jī)序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...

  標(biāo)簽： FPGA 隨機(jī)數(shù) 性能檢測

  上傳時間： 2013-11-13

  上傳用戶：lliuhhui

• 基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計

  標(biāo)簽： FPGA 數(shù)字濾波 系統(tǒng)設(shè)計

  上傳時間： 2013-11-07

  上傳用戶：erkuizhang

• 基于FPGA的DDS IP核設(shè)計方案免費(fèi)下載

  資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...

  標(biāo)簽： FPGA DDS IP核 設(shè)計方案

  上傳時間： 2013-11-06

  上傳用戶：songkun

• 基于FPGA的HDB3編譯碼設(shè)計.rar免費(fèi)下載

  資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...

  標(biāo)簽： FPGA HDB3 編譯碼

  上傳時間： 2013-05-26

  上傳用戶：teddysha

• 基于FPGA的HDB3編譯碼設(shè)計免費(fèi)下載

  資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...

  標(biāo)簽： FPGA HDB3 編譯碼

  上傳時間： 2013-04-24

  上傳用戶：siguazgb

• 基于FPGA的誤碼率測試儀設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的誤碼率測試儀設(shè)計基于FPGA的誤碼率測試儀設(shè)計

  標(biāo)簽： FPGA 誤碼率 試儀設(shè)計

  上傳時間： 2013-08-02

  上傳用戶：1159797854

• 基于單片機(jī)的紅外遙控系統(tǒng)設(shè)計_李寶營免費(fèi)下載

  資源簡介：基于單片機(jī)的紅外遙控系統(tǒng)設(shè)計_李寶營

  標(biāo)簽： 單片機(jī) 紅外遙控 系統(tǒng)設(shè)計

  上傳時間： 2013-11-17

  上傳用戶：ligi201200

• 基于FPGA的隨機(jī)數(shù)性能檢測設(shè)計免費(fèi)下載

  資源簡介：為了滿足對隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對隨機(jī)序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...

  標(biāo)簽： FPGA 隨機(jī)數(shù) 性能檢測

  上傳時間： 2015-01-01

  上傳用戶：瓦力瓦力hong

• 基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計

  標(biāo)簽： FPGA 數(shù)字濾波 系統(tǒng)設(shè)計

  上傳時間： 2015-01-01

  上傳用戶：fudong911

• 基于FPGA的DDS IP核設(shè)計方案免費(fèi)下載

  資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...

  標(biāo)簽： FPGA DDS IP核 設(shè)計方案

  上傳時間： 2013-12-22

  上傳用戶：forzalife

• _基于MATLAB的系統(tǒng)分析與設(shè)計_小波分析,一本好書的全源碼免費(fèi)下載

  資源簡介：_基于MATLAB的系統(tǒng)分析與設(shè)計_小波分析,一本好書的全源碼

  標(biāo)簽： MATLAB 系統(tǒng)分析 小波分析 源碼

  上傳時間： 2015-05-18

  上傳用戶：釣鰲牧馬

• UCLINUX2.6核下的vga驅(qū)動。基于framebuffer機(jī)理。硬件設(shè)計采用基于FPGA的軟核NIOSII設(shè)計。免費(fèi)下載

  資源簡介：UCLINUX2.6核下的vga驅(qū)動。基于framebuffer機(jī)理。硬件設(shè)計采用基于FPGA的軟核NIOSII設(shè)計。

  標(biāo)簽： framebuffer UCLINUX NIOSII FPGA

  上傳時間： 2015-10-03

  上傳用戶：拔絲土豆

• 基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)免費(fèi)下載

  資源簡介：基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)

  標(biāo)簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• 今今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)日電子--基于FPGA的PCI總線接口設(shè)計 (圖)今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)免費(fèi)下載

  資源簡介：今今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)日電子--基于FPGA的PCI總線接口設(shè)計 (圖)今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)

  標(biāo)簽： FPGA PCI 總線 接口設(shè)計

  上傳時間： 2016-02-19

  上傳用戶：sevenbestfei

• 基于PC104_VxWorks的無人機(jī)仿真系統(tǒng)設(shè)計_實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于PC104_VxWorks的無人機(jī)仿真系統(tǒng)設(shè)計_實(shí)現(xiàn)

  標(biāo)簽： VxWorks 104 PC 無人機(jī)

  上傳時間： 2013-12-10

  上傳用戶：Zxcvbnm

• 基于FPGA的正弦波發(fā)生器設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的正弦波發(fā)生器設(shè)計，有一定的參考價值，寫的比較詳細(xì)

  標(biāo)簽： FPGA 正弦波發(fā)生器

  上傳時間： 2016-09-19

  上傳用戶：lunshaomo

• 基于FPGA的頻率計模塊設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的頻率計模塊設(shè)計，帶quartus下的圖形文件

  標(biāo)簽： FPGA 頻率計 模塊設(shè)計

  上傳時間： 2017-04-22

  上傳用戶：xcy122677

• 基于FPGA的交織編碼器設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的交織編碼器設(shè)計，主要講敘如何在FPGA上實(shí)現(xiàn)交織編碼器。

  標(biāo)簽： FPGA 編碼器

  上傳時間： 2017-05-28

  上傳用戶：xjz632

• 基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運(yùn)行）免費(fèi)下載

  資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運(yùn)行）

  標(biāo)簽： quartersii FPGA 發(fā)生器 電路設(shè)計

  上傳時間： 2014-01-07

  上傳用戶：sammi

• 基于FPGA的LCD&VGA控制器設(shè)計 字?jǐn)?shù)不夠免費(fèi)下載

  資源簡介：基于FPGA的LCD&VGA控制器設(shè)計 字?jǐn)?shù)不夠

  標(biāo)簽： FPGA LCD VGA 制器設(shè)計

  上傳時間： 2017-09-14

  上傳用戶：moshushi0009

• 基于FPGA的函數(shù)信號發(fā)生器設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的函數(shù)信號發(fā)生器設(shè)計，詳細(xì)系統(tǒng)流程

  標(biāo)簽： FPGA 信號發(fā)生器

  上傳時間： 2017-08-10

  上傳用戶：sauno

• 基于FPGA的串口通信設(shè)計與實(shí)現(xiàn)講解免費(fèi)下載

  資源簡介：該文檔為基于FPGA的串口通信設(shè)計與實(shí)現(xiàn)講解資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： FPGA 串口通信

  上傳時間： 2021-10-31

  上傳用戶：

• 基于FPGA的軟件無線電平臺設(shè)計簡介免費(fèi)下載

  資源簡介：該文檔為基于FPGA的軟件無線電平臺設(shè)計簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA 軟件無線電

  上傳時間： 2021-11-18

  上傳用戶：