亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

面向5G的大規(guī)模MIMO預(yù)編碼算法比較研究

  • 基于FPGA的實時圖像采集與處理系統研究.rar

    隨著數碼技術的不斷發展,數字圖像處理的應用領域不斷擴大,其實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統的圖像顯示系統必須連接到PC才能觀察圖像視頻,存在著高速實時性、穩定性問題。本設計脫離高清晰工業相機必須與PC連接才可以觀看到高清晰圖像的束縛,實現系統的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器,提出用硬件實現Bayer格式到RGB格式轉換的設計方案,完成由黑白圖像到高清彩色圖像的轉換,用SDRAM作緩存,輸出標準VGA信號,可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看,與模擬相機740X576分辨率(480線)圖像相比,設計圖像畫質相當于1280X1024分辨率(750線),最高幀率25fps,整個結構應用FPGA作為主控制器,用少量的緩存代替傳統的大容量存儲,加快了運算速率,減小了電路規模,滿足圖像實時處理的要求,使展現出來的視頻圖像得到質的飛躍??梢詮V泛應用于工業控制和遠程監控等領域。 論文研究的重點是采用altera公司EP2C芯片前端驅動CMOS圖像傳感器,實時采集Bayer圖像象素,分析研究CFA圖像插值算法,實現了基于FPGA的實時線性插值算法,能夠對輸入是每像素8bit、分辨率為1280×1204的Bayer模式圖像數據進行實時重構,輸出彩色RGB圖像。由端口FIFO作為數據緩沖,存儲一幀圖像到高速SDRAM,構建VGA顯示控制器,實現對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結構包括電源模塊單元等、CMOS成像單元、FPGA數據處理單元、SDRAM控制單元、VGA顯示接口單元。 最后,對系統進行了調試。經實驗驗證,系統達到了實時性,能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理,占用系統資源很少,用較少的時間完成了圖像數據的轉換,提高了效率。

    標簽: FPGA 實時圖像采集 與處理系統

    上傳時間: 2013-06-08

    上傳用戶:zhengjian

  • 基于JTAG和FPGA的嵌入式SOC驗證系統研究與設計.rar

    隨著半導體制造技術不斷的進步,SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化,芯片的面積增大,芯片功能復雜程度增大,其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證,就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統,可在ASIC設計的早期,驗證芯片設計功能,支持硬件、軟件及整個系統的并行開發,并能檢查硬件和軟件兼容性,同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快,能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據,而FPGA作為硬件系統,突出優點是速度快,實時性好??梢詫OC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路,并采用定制的JTAG邏輯產生測試向量,通過JTAG控制SOC目標系統,達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統,包括系統的性能、組成、功能以及系統的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺,提出了驗證系統的總體設計方案,重點對驗證系統的數據鏈路的實現進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統,并將定制的JTAG邏輯與處理器NIOS II相結合,構建出調試與驗證數據鏈路;根據芯片驗證的要求,設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統,并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術,完成對國產某型DSP芯片的驗證與測試,研究如何構建一種通用的SOC芯片驗證平臺,解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域,有較高的理論和實踐研究價值。

    標簽: JTAG FPGA SOC

    上傳時間: 2013-05-25

    上傳用戶:ccsp11

  • 基于FPGA的PWMD類音頻功率放大器的設計.rar

    數字D類音頻放大器,也叫數字脈沖調制放大器,具有效率高,低電壓,低失真的特點,在低成本,高性能的消費類產品特別是便攜式設備中得到越來越廣泛的應用。數字D類放大器包括數字脈沖寬度調制(PWM)和輸出級(含低通濾波器)兩個部分,數字PWM又包括兩個部分,采樣處理和脈沖產生。傳統的采樣處理算法運算復雜,硬件實現成本高,面積大,從而導致功耗也大,不適合當今向低功耗發展的趨勢。 本文在傳統算法的基礎上提出了一種新的算法,該算法不包括乘法或者除法這些計算復雜和非常消耗硬件資源的單元,只含加法和減法運算。在推導出該算法的傅立葉表達式后,在MATLAB的simulink中建立系統模型進行仿真以驗證算法的可行性,在輸入信號頻率為1kHZ,采樣頻率為48kHZ,電源電壓為10V,輸出負載為4Ω的條件下,得到的總諧波失真為0.12%,符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎上實現了該算法的電路結構,綜合結果表明,實現基于本文算法的數字D類音頻系統所需要的硬件資源大大減少,從而減少了功耗。 關鍵詞:D類放大器;脈沖寬度調制;采樣算法;數字音頻放大器;FPGA

    標簽: FPGA PWMD 音頻功率放大器

    上傳時間: 2013-07-19

    上傳用戶:zhuoying119

  • MIMOOFDM關鍵技術研究與FPGA設計.rar

    寬帶無線通信的持續高速的需求增長刺激了新的通信技術的不斷產生,而這些技術的發展,很大程度上都來自于不同技術的互相補充與融合,這也成為新標準的源泉。正交頻分復用(OFDM)技術在提供高效的頻譜利用率以及良好的抗多徑性能的同時,通過多輸入輸出(MIMO)技術來進一步增加信道容量,在不增加信號帶寬的基礎上取得更高的傳輸速率和更好的傳輸質量。因此MIMO-OFDM技術近年來在成為研究熱點的同時,已被認為是下一帶移動通信和網絡接入標準中的核心技術。 本文主要對MIMO-OFDM系統物理層的關鍵技術進行了研究,并主要對系統的同步和信道估計算法進行了深入的分析,并提出了一些改進。最后進行了MIMO-OFDM基帶系統基于FPGA的物理層設計,對其中一些關鍵模塊的設計,比如信道估計和空時譯碼模塊進行了詳細的討論。 第一章緒論部分首先結合寬帶無線通信技術發展的歷史就MIMO-OFDM技術產生發展的背景進行了分析,指出了MIMO-OFDM研究與發展方向,最后總結了本文的工作目標和基本要求。 第二章主要是推導分析了MIMO-OFDM系統的基本原理,先分別從OFDM技術和MIMO技術兩方面概括性的介紹了其理論以及技術特點,最后對MIMO與OFDM結合的關鍵技術進行了討論。 第三章是對MIMO-OFDM同步算法的研究,主要針對基于訓練序列的同步算法進行了深入討論,關注點是訓練序列的設計。針對原有的一些算法進行了總結與比較,并主要對基于頻域設計的訓練序列符號同步算法做出了改進。 第四章首先從基于導頻的信道估計算法推導開始,關注點放在MIMO-OFDM系統下的自適應信道估計算法研究。文章將原有的一些OFDM自適應信道估計算法擴展到MIMO領域,結合基于共軛梯度的自適應算法并做出了一些改進。 第五章節是本文的硬件設計部分,文章基于一個2發2收MIMO-OFDM系統進行了基帶數字處理部分的FPGA設計工作,根據設計要求實現了發送端和接收端數據處理的基本功能,為完善的和更高性能的MIMO-OFDM系統實現奠定了基礎。

    標簽: MIMOOFDM FPGA 關鍵技術

    上傳時間: 2013-06-26

    上傳用戶:wl9454

  • 基于FPGA的高速FIR數字濾波器設計.rar

    本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。

    標簽: FPGA FIR 數字

    上傳時間: 2013-05-24

    上傳用戶:qiaoyue

  • 基于FPGA的視頻圖像處理系統.rar

    隨著電子技術和計算機技術的飛速發展,視頻圖像處理技術近年來得到極大的重視和長足的發展,其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時,處理速度慢,執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖;其次選擇視頻轉換芯片SAA7113,完成視頻圖像采集模塊的設計,主要分三步完成:1)配置視頻轉換芯片的工作模式,完成視頻轉化芯片SAA7113的初始化:2)通過分析輸出數據流的格式標準,來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號,并根據控制信號,用Verilog硬件描述語言編程實現圖像數據的采集;3)分析SRAM的讀寫控制時序,采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件,在ISE Simulator仿真環境進行程序測試與運行,并分析仿真結果,驗證了數據采集和存儲的正確性;最后,對常用視頻圖像算法的MATLAB仿真,選擇適當的算子,采用工具MATLAB、System Generator for DSP和ISE,利用模塊構建方式,搭建視頻算法平臺,實現圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動生成硬件描述語言和網表,對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。

    標簽: FPGA 視頻圖像 處理系統

    上傳時間: 2013-05-20

    上傳用戶:fudong911

  • 視頻圖像采集和預處理系統的FPGA實現.rar

    本文研究的視頻處理系統是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現”的一部分,主要完成計算機視覺系統的一些基本工作,即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件,結合視頻模數轉換芯片和VGA顯示器,完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道,是構成計算機視覺系統必不可少的一部分;圖像預處理則是計算機視覺系統進行高層處理的基礎,優秀的預處理算法能有效改善圖像質量,提高系統分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統整體架構的基礎上,圍繞以下四個方面展開了工作: 1.研究并給出了兩種基于FPGA的設計方案用于實現YCrCb色度空間到RGB色度空間的轉換; 2.針對采集的視頻圖像,根據VGA顯示的要求,給出了一種實現圖像去隔行的方案; 3.分析了一系列圖像濾波的預處理算法,如均值濾波、中值濾波和自適應濾波等,在比較和總結各算法特點的基礎上,提出了一種新的適用于處理混合噪聲的濾波算法:混合自適應濾波法; 4.根據算法特點設計了多種采用FPGA實現的圖像濾波算法,并對硬件算法進行RTL級的功能仿真和驗證,還給出了各種濾波算法的實驗結果,在此基礎上對各種算法的效果進行直觀的比較。 文中,預處理算法的實現充分利用了FPGA的片內資源,體現了FPGA在圖像處理方面的特點及優勢。同時,視頻采集和顯示的控制模塊也由同一FPGA芯片實現,從而簡化了系統整體結構。視頻采集和預處理系統在FPGA上的成功實現為“計算機視覺及其芯片化實現”奠定了必要的基礎、提供了一定理論依據。

    標簽: FPGA 視頻圖像

    上傳時間: 2013-07-26

    上傳用戶:alia

  • H264AVC的CAVLC編碼算法研究及FPGA實現.rar

    H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。

    標簽: CAVLC H264 FPGA 264

    上傳時間: 2013-06-22

    上傳用戶:diamondsGQ

  • 基于FPGA的TS流復用器及其接口的設計與實現.rar

    在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間,市場潛力巨大,因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法,并根據FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現了SDT表的提取與重構算法,在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了.ASI接口,主要分析了位同步的實現過程,實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口,提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現,PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器,經測試達到了預期的性能和技術指標。

    標簽: FPGA TS流 復用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

  • 基于FPGA的8051單片機IP核設計及應用.rar

    單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統,所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展,每個邏輯器件中門電路的數量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊,設計成可修改參數的模塊,讓其他用戶可以直接調用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動。隨著FPGA的規模越來越大,設計越來越復雜,使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點,主要針對以下三個方面研究: (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器,搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系,實現了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核,實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。

    標簽: FPGA 8051 單片機

    上傳時間: 2013-06-21

    上傳用戶:stampede

主站蜘蛛池模板: 白山市| 邢台市| 襄城县| 泌阳县| 股票| 平塘县| 丹寨县| 靖安县| 岚皋县| 黄骅市| 尚志市| 海南省| 宝清县| 德化县| 伊金霍洛旗| 汽车| 肇东市| 巴楚县| 朔州市| 兴海县| 简阳市| 长丰县| 岑溪市| 垦利县| 雷山县| 桑日县| 平武县| 张家界市| 庐江县| 大新县| 抚州市| 廊坊市| 南投县| 太保市| 师宗县| 江西省| 固安县| 景洪市| 永平县| 巴里| 双辽市|