亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

頻率可調

  • 基于FPGA的頻率域MPEG2碼率轉換

    近年來,隨著網絡技術的發展和視頻編碼標準受到廣泛接受,視頻點播、視頻流和遠程教育等基于網絡的多媒體業務逐漸普及。為了對擁有不同終端資源,不同接入網絡以及不同興趣的用戶提供靈活的多媒體數據訪問服務,多媒體數據的內容需要根據應用環境動態調整,轉碼正是實現這一挑戰性任務的關鍵技術之一。 視頻轉碼對時間的要求非??量蹋灾劣谟酶咚俚耐ㄓ梦⑻幚砥餍酒矡o法在規定的時間內完成必要的運算。因此,必須為這樣的運算設計一個專用的高速硬線邏輯電路,在高速FPGA器件上實現或制成高速專用集成電路。用高密度的FPGA來構成完成轉碼算法所需的電路系統,實現專用集成電路的功能,因其成本低、設計周期短、功耗小、可靠性高、使用靈活等優點而成為適合本課題的最佳選擇。 本文根據MPEG-2中可變長編碼(VLC)理論,采用了兩級查找表減少了VLC存儲空間的使用,完成VLC編碼的實現。根據MPEG-2中關于System Packet的定義,針對FPGA可實現性,以空間換取復雜度的減少,實現了PES包的打包模塊。根據MPEG-2相應的轉碼理論,完成了對系統解碼模塊相應的連接和調試,對解碼模塊以真實的bit流進行了貼近板級的情況的仿真。根據MPEG-2中TM5的算法的局限性,分析得出只需要對P幀進行相應處理即可改進場景變換對視頻質量的影響,完成對TM5的算法的改進。通過性能估算和電路仿真,各模塊的吞吐率能夠滿足轉碼系統的要求。

    標簽: MPEG2 FPGA 頻率 碼率

    上傳時間: 2013-07-22

    上傳用戶:shinesyh

  • 可布性驅動的層次式FPGA布局算法研究

    在超深亞微米技術工藝下,布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate Array,FPGA)布線資源的預先確定性,使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標,從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型,并且給出了該模型的數學計算公式;提出將元件之間的層次距離轉化為線長的方法,實現了基于線網模型的高精度布局算法:提出利用矩形的對角線元件之間層次來代替線長,從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明,兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果,為下一步的布線工作建立了良好的基礎接口,并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。

    標簽: FPGA 驅動 布局 算法研究

    上傳時間: 2013-04-24

    上傳用戶:nbdedu

  • 可重構24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點,例如極低的失配噪聲和更高的可靠性,便于實現嵌入式集成等,最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量,音頻轉換,汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數據,具備良好的兼容性和通用性。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法,闡述了穩定的高階高精度調制器的設計流程;并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明,與其他常見的∑-△調制器實現結構相比,本方案具有結構簡單、運算單元少等優點;此外在同樣信號采樣率下,調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼,使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構,讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調制器的重構,則可以將調制器由高精度的5階模式改變為功耗更低的3階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前,該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。

    標簽: FPGA bit DAC 24

    上傳時間: 2013-07-08

    上傳用戶:從此走出陰霾

  • 多抽樣率數字信號處理及其FPGA實現

    多抽樣率信號處理是現代信號處理理論的一個重要分支,在最近十幾年取得了巨大的發展,并在很多方面得到了成功的應用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規律,并進一步研究了多抽樣率系統的高效實現理論和方案。多抽樣率系統需要通過濾波器來改善其性能。本文分析了一般濾波器設計的方法與理論,著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器,并根據多抽樣率信號處理的特點以及幾種高效濾波結構和濾波器,利用積分梳狀濾波器和半帶濾波器在FPGA上設計了2~256倍可編程抽取器。為了進一步分析多相結構在多抽樣率信號處理中的應用,使用多相結構設計了具有固定倍數的內插器。在論文的最后,詳細介紹了某型號雷達信號處理機的硬件設計及其FPGA設計。關鍵字:多抽樣率信號處理 抽取 內插 多相濾波 積分梳狀濾波器 半帶濾波器

    標簽: FPGA 抽樣 數字信號處理

    上傳時間: 2013-06-12

    上傳用戶:fxf126@126.com

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-11-06

    上傳用戶:smallfish

  • 基于CC1110的畜產品可溯源系統讀寫器設計

    讀寫器的設計是畜產品可溯源系統的硬件基礎和關鍵技術之一。采用自行設計基于CC1110芯片讀寫器的方法,該讀寫器可通過USB接口靈活組成基站式讀寫器或手持式讀寫器,大大提高畜產品可溯源系統的兼容性和可移植性。通過讀寫器的實際測試,得出下列結論:隨著數據傳輸率的減小,通訊距離和信號強度都逐漸增加;采用60 kbps數據傳輸率,MSK調制方式,540 kHz濾波帶寬時,讀寫器和電子標簽可在90 m范圍內準確識別。

    標簽: 1110 CC 讀寫器

    上傳時間: 2013-10-27

    上傳用戶:lchjng

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-10-13

    上傳用戶:lml1234lml

  • 主要特色功能如下: 1.注冊與否均可購物(同類程序中大多要求注冊才能購物)

    主要特色功能如下: 1.注冊與否均可購物(同類程序中大多要求注冊才能購物),方便了那些懶得注冊的客戶。降低門檻,自然能抓住更多潛在商機。 2.除了同類程序中常見的左側分類樹外,還有頂端分類。左側分類和頂端分類均可在后臺方便的進行管理,左側分類可任意排序。 3.首頁通過“新品速遞”和“熱銷商品”兩個欄目來展示商品,可自行設置在首頁顯示的商品的數量,產品介紹頁面中還會推薦點擊率最高的商品。 4.產品支持略圖、全圖、大圖、多圖,非常適合從多角度拍攝商品圖片,對商品進行全方位的展示。

    標簽: 程序

    上傳時間: 2014-11-30

    上傳用戶:gxmm

  • FSK信號發生器,用于軟件測試.采樣率、波特率

    FSK信號發生器,用于軟件測試.采樣率、波特率,幅度,f1,f2可調,不含wave頭,樣點類型I16,保存為文件

    標簽: FSK 信號發生器 軟件測試 波特率

    上傳時間: 2014-01-04

    上傳用戶:253189838

  • A率/u率 壓縮與解壓縮的IP核

    A率/u率 壓縮與解壓縮的IP核,。 # 由AHDL語言寫成,可在MaxplusII和QuartusII中使用,源代碼加密。

    標簽: A率 解壓 IP核

    上傳時間: 2015-06-19

    上傳用戶:aysyzxzm

主站蜘蛛池模板: 吉林省| 正安县| 固始县| 镇远县| 德庆县| 张家港市| 泗阳县| 灵丘县| 普宁市| 酒泉市| 荆州市| 井冈山市| 五原县| 上饶市| 伊川县| 荔波县| 应用必备| 开封市| 蒙阴县| 福泉市| 天门市| 鹰潭市| 朝阳市| 神农架林区| 宜君县| 建湖县| 张掖市| 织金县| 新沂市| 伊金霍洛旗| 辽源市| 确山县| 宜宾县| 莫力| 左权县| 通河县| 谷城县| 义马市| 牙克石市| 双城市| 西贡区|