在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-06-10
上傳用戶：01010101
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn)，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個(gè)方面，詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號通道，可以同時(shí)采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號和時(shí)序信號。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì)，主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動(dòng)程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺(tái)，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號及電木的導(dǎo)熱系數(shù)，以驗(yàn)證測試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：鳳臨西北
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時(shí)間： 2013-04-24
上傳用戶：zukfu
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
本文介紹了一種用單片機(jī)AT89C2501 來控制的樓宇直按可視對講門鈴系統(tǒng)的工作原理，并給出了其完整的硬件電路和軟件的設(shè)計(jì)方案與實(shí)現(xiàn)方法。關(guān)鍵詞：可視對講門鈴；單片機(jī)；音頻和視頻信號城
上傳時(shí)間： 2013-07-27
上傳用戶：yoleeson
隨著多媒體技術(shù)發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。圖像處理作為一種重要的現(xiàn)代技術(shù)，已經(jīng)廣泛應(yīng)用于軍事指揮、大視場展覽、跟蹤雷達(dá)、電視會(huì)議、導(dǎo)航等眾多領(lǐng)域。因而，實(shí)現(xiàn)高分辨率高幀率圖像實(shí)時(shí)處理的技術(shù)不僅具有廣泛的應(yīng)用前景，而且對相關(guān)領(lǐng)域的發(fā)展也具有深遠(yuǎn)意義。 大視場可視化系統(tǒng)由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使細(xì)節(jié)得到充分地展現(xiàn)。為了在曲面屏幕上正確的顯示圖像，需要在投影前實(shí)時(shí)地對圖像進(jìn)行幾何校正和邊緣融合。而現(xiàn)場可編程門陣列(FPGA)則是用硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理技術(shù)是世界范圍內(nèi)廣泛關(guān)注的研究領(lǐng)域。 本課題的主要工作就是設(shè)計(jì)一個(gè)以FPGA為核心的硬件系統(tǒng)，該系統(tǒng)可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實(shí)時(shí)地進(jìn)行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理，然后提出了基于FPGA的大視場實(shí)時(shí)圖像融合處理系統(tǒng)的設(shè)計(jì)方案和模塊功能劃分。系統(tǒng)分為算法與軟件設(shè)計(jì)，硬件電路設(shè)計(jì)和FPGA邏輯設(shè)計(jì)三個(gè)大的部分。本論文主要負(fù)責(zé)FPGA的邏輯設(shè)計(jì)。圍繞FPGA的邏輯設(shè)計(jì)，論文先介紹了系統(tǒng)涉及的關(guān)鍵技術(shù)，以及使用Verilog語言進(jìn)行邏輯設(shè)計(jì)的基本原則。 論文重點(diǎn)對FPGA內(nèi)部模塊設(shè)計(jì)進(jìn)行了詳細(xì)的闡述。仲裁與控制模塊是頂模塊的主體部分，主要實(shí)現(xiàn)系統(tǒng)狀態(tài)機(jī)和時(shí)序控制；參數(shù)表模塊主要實(shí)現(xiàn)SDRAM存儲(chǔ)器的控制器接口，用于圖像處理時(shí)讀取參數(shù)信息。圖像處理模塊是整個(gè)系統(tǒng)的核心，通過調(diào)用FPGA內(nèi)嵌的XtremeDSP模塊，高速地完成對圖像數(shù)據(jù)的乘累加運(yùn)算。最后論文提出并實(shí)現(xiàn)了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經(jīng)過對寄存器傳輸級VerilogHDL代碼的綜合和仿真，結(jié)果表明，本文所設(shè)計(jì)的系統(tǒng)可以應(yīng)用在大視場可視化系統(tǒng)中完成對高分辨率高幀率圖像的實(shí)時(shí)處理。
標(biāo)簽： FPGA 實(shí)時(shí)圖像 處理系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶：戀天使569
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：lh25584
隨著科學(xué)技術(shù)的發(fā)展，指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對于一般的指紋識(shí)別系統(tǒng)，其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性，因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度，較快的運(yùn)算速度，從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái)，使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識(shí)別算法；同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面： 1、對指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時(shí)改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波，采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法，提出采用多枚指紋唯一標(biāo)識(shí)身份，大大降低了識(shí)別系統(tǒng)的誤識(shí)率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法，同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù)，開發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng)，實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢，擁有廣闊的發(fā)展前景。
標(biāo)簽： FPGA 嵌入式 指紋識(shí)別 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：15528028198
隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個(gè)設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計(jì)的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點(diǎn)，完成了對無線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計(jì)之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標(biāo)準(zhǔn)化的硬件單元連接構(gòu)成硬件平臺(tái)，通過軟件加載實(shí)現(xiàn)各種無線通信功能。端到端重配置技術(shù)是在軟件無線電的基礎(chǔ)上發(fā)展起來的，該技術(shù)使通信系統(tǒng)不僅具有重配置的能力，還能提供一體化的重配置管理架構(gòu)，實(shí)現(xiàn)聯(lián)合無線資源管理和網(wǎng)絡(luò)規(guī)劃。端到端重配置技術(shù)已經(jīng)成為軟件無線電的發(fā)展趨勢。 寬帶無線接入(BWA，BroadbandWirelessAccess)是當(dāng)前通信界研究的熱點(diǎn)之一，而WiMax和WiFi是BWA中最熱門的兩個(gè)技術(shù)，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設(shè)計(jì)了基于其物理層標(biāo)準(zhǔn)的可重配置OFDM基帶系統(tǒng)。它們均采用正交頻分復(fù)用技術(shù)(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標(biāo)準(zhǔn)，結(jié)合Altera公司提供的FPGA開發(fā)工具QuartusⅡ、Mentor公司仿真工具M(jìn)odelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統(tǒng)的FPGA設(shè)計(jì)。該設(shè)計(jì)中，對FPGA進(jìn)行重新配置，實(shí)現(xiàn)了802.16-2004與802.11a兩種技術(shù)的完全重配置；通過選擇不同的參數(shù)來調(diào)用不同子模塊，實(shí)現(xiàn)802.16-2004與802.11a內(nèi)部不同調(diào)制技術(shù)的局部重配置。該可重配置基帶系統(tǒng)核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運(yùn)算，有利于FPGA實(shí)現(xiàn)；在802.16-2004系統(tǒng)中，選取了基于前導(dǎo)序列的符號同步算法，在FPGA中實(shí)現(xiàn)。最后使用開發(fā)軟件、綜合軟件以及仿真軟件分析了系統(tǒng)的性能并給出了系統(tǒng)的性能指標(biāo)。
標(biāo)簽： OFDM FPGA 可重配置 基帶系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶：branblackson
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
