日本不卡不码高清免费观看,久九九久频精品短视频,亚洲成人aaa

頻率合成器

時鐘應用中的直接數字頻率合成器

直接數字式頻率合成器（DDS）—DDS同DSP（數字信號處理）一樣，也是一項關鍵的數字化技術。與傳統的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優點。

標簽： 時鐘數字頻率合成器

上傳時間： 2013-10-21

上傳用戶：ccclll
多路輸出開關電源交叉調整率

多路輸出開關電源交叉調整率

標簽： 多路輸出交叉調整率開關電源

上傳時間： 2013-10-31

上傳用戶：15070202241
單片機系統中的率表算法

單片機系統中的率表算法:近年來，國內許多單位用MOTOROLA 68HC05C8A,68HC05C9A,68HC05L5,68HC05L16等單片機開發復費率表電表。電力部門也在為開發中的復費率電表制定一些規范。復費率電表中有一項功能要求，能給出所謂最大需置。

標簽： 單片機系統算法

上傳時間： 2013-11-06

上傳用戶：jackgao
PCB可測性設計布線規則之建議―從源頭改善可測率

P C B 可測性設計布線規則之建議― ― 從源頭改善可測率PCB 設計除需考慮功能性與安全性等要求外，亦需考慮可生產與可測試。這里提供可測性設計建議供設計布線工程師參考。1. 每一個銅箔電路支點，至少需要一個可測試點。如無對應的測試點，將可導致與之相關的開短路不可檢出，并且與之相連的零件會因無測試點而不可測。2. 雙面治具會增加制作成本，且上針板的測試針定位準確度差。所以Layout 時應通過Via Hole 盡可能將測試點放置于同一面。這樣就只要做單面治具即可。3. 測試選點優先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應以AI 零件腳及其它較細較短腳為優先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點精準度，制作治具需特殊處理。5. 避免將測點置于SMT 之PAD 上，因SMT 零件會偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點。7. 對于電池(Battery)最好預留Jumper，在ICT 測試時能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個定位孔和一個防呆孔(也可說成定位孔,用以預防將PCB反放而導致機器壓破板)，且孔內不能沾錫。(c) 選擇以對角線，距離最遠之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應設計成中心對稱,即PCB 旋轉180 度角后仍能放入PCB,這樣,作業員易于反放而致機器壓破板)9. 測試點要求：(e) 兩測點或測點與預鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點應離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應至少間距120mil，方便治具制作。(g) 測點應平均分布于PCB 表面，避免局部密度過高，影響治具測試時測試針壓力平衡。(h) 測點直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點需額外加工，以導正目標。(i) 測點的Pad 及Via 不應有防焊漆(Solder Mask)。(j) 測點應離板邊或折邊至少100mil。(k) 錫點被實踐證實是最好的測試探針接觸點。因為錫的氧化物較輕且容易刺穿。以錫點作測試點，因接觸不良導致誤判的機會極少且可延長探針使用壽命。錫點尤其以PCB 光板制作時的噴錫點最佳。PCB 裸銅測點，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點在SMT 時加上錫膏再經回流焊固化為錫點，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會出現較多的接觸誤判。

標簽： PCB 可測性設計布線規則

上傳時間： 2014-01-14

上傳用戶：cylnpy
基于FPGA實現固定倍率的圖像縮放

基于FPGA硬件實現固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設計為一個單元體的循環過程，在單元體內部，事先計算出卷積系數。

標簽： FPGA 倍率圖像

上傳時間： 2013-12-03

上傳用戶：fudong911
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-11-06

上傳用戶：smallfish
LTE基站誤碼率測試方法和測試平臺設計

LTE基站誤碼率測試是基站射頻測試中最為關鍵的測試項目之一，提出一種快速、高效的測試方法和測試架構。該方案采用基站射頻板作為數據采集卡、完成上行鏈路的解調和模擬信號轉換成I/Q數據功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測試表明該方案的測試精度達到 0.2dB，完全滿足研發和生產中測試上行相關射頻指標的功能需求，同時本設計還具有開發周期短、投資成本低，操作簡便、很強的跨系統移植能力。

標簽： LTE 基站誤碼率測試方法

上傳時間： 2013-11-17

上傳用戶：xhwst
最佳接收機誤碼率的兩種估算觀點

很多教材都是從統計的觀點討論分析了最佳接收機的誤碼率問題，統計的觀點認為信道的噪聲是非帶限的高斯白噪聲，分析的過程也假設接收機非帶限。但是從實際和濾波的觀點來看，任何形式的接收機都是頻帶受限的，進入到接收機檢測器的噪聲頻帶也會受限。文中基于統計和濾波的觀點，討論了最佳接收機的誤碼率問題，得出的結論相同，但是分析的過程體現了兩者的不同之處，有助于更好的了解數字信號的最佳接收。

標簽： 接收機誤碼率

上傳時間： 2013-11-04

上傳用戶：爺的氣質
甚低頻大地等效電阻率分析

文中利用散射迭加方法，推導了多層土壤視在電阻率的計算公式。在此基礎上結合場地測試數據，利用復鏡像法和電位函數計算法對天線場區的土壤模型進行反演，獲得土壤分層結構。然后從電磁理論出發，根據所得到的土壤分層模型參數，推導出甚低頻大地等效電阻率的3種等效法則，并對每一種等效法則下的等效電阻率進行了推導分析。

標簽： 低頻等效電阻率分

上傳時間： 2013-11-10

上傳用戶：guanliya
超寬帶高功率合成器的設計研究

以Wilkinson功率合成／分配器的工作原理為基礎，采用多節傳輸線結構來展寬帶寬，設計研究一種超寬帶的4合1微帶線功率合成器。

標簽： 超寬帶高功率合成器

上傳時間： 2013-11-17

上傳用戶：wutong