用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
標簽： VHDL FPGA FIR 語言
上傳時間： 2013-08-07
上傳用戶：ukuk
基于FPGA的直接數字頻率合成器的設計與實現.
標簽： FPGA 數字頻率合成器
上傳時間： 2013-08-21
上傳用戶：hphh
基于FPGA的直接數字合成器的設計與分析的代碼程序,代碼格式為VHDL
標簽： FPGA VHDL 代碼 直接數字合成器
上傳時間： 2013-09-02
上傳用戶：ifree2016
在EDA中，基于數字頻率合成器的FPGA實現
標簽： FPGA EDA 數字頻率合成器
上傳時間： 2013-09-04
上傳用戶：hanli8870
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環鎖相的頻率合成器進行了分析和研究。在對比傳統單環鎖相技術基礎上，介紹了采用DDS+PLL多環技術實現寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
標簽： 鎖相 寬帶 合成器 步進頻率
上傳時間： 2013-10-12
上傳用戶：Late_Li
為得到性能優良、符合實際工程的鎖相環頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎，運用ADS（Advanced Design System 2009）軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標均達到了設計目標。
標簽： 4111 ADF 鎖相環 頻率合成器
上傳時間： 2013-12-16
上傳用戶：萍水相逢
在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz， 可滿足雷達測試系統系統的要求。測試表明，該頻率合成器能產生低相噪、高分辨率、高穩定度的X波段信號，具有較好的工程應用價值。
標簽： X波段 頻率合成器 設計方案
上傳時間： 2013-10-21
上傳用戶：pkkkkp
利用鎖相環(PLL)和YTO相結合,設計出一種頻率合成器。實現了3～7 GHz的頻率覆蓋和低于0.2 Hz的頻率分辨率。全頻段相噪均在-108 dBc/Hz@10 kHz以下,具有較高的實用價值。
標簽： 寬帶 高分辨率 頻率合成器
上傳時間： 2013-10-31
上傳用戶：258彼岸
針對室內CCD交匯測量的試驗環境，通過添加輔助光源照明，在基于CCD立靶測量原理的條件下，分析了室內立靶影響捕獲率的原因，并建立了室內立靶的捕獲率模型。該模型能夠為室內立靶測量系統的捕獲率計算和研究提供依據。同時，對立靶捕獲率進行了仿真分析，仿真結果表明，該系統的捕獲率能夠達到90%。
標簽： CCD 線陣 測量 分
上傳時間： 2013-10-17
上傳用戶：13160677563
討論一種多路徑向功率分配合成器的設計及其阻抗匹配問題, 這種功率分配器和合成器合成效率高, 是固態功率合成的理想途徑。
標簽： 徑向 功率分配合成器
上傳時間： 2013-12-24
上傳用戶：linyao
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="iikac"></strike>
