隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實驗室模擬出無線信道的各種傳播特性，以便對所設(shè)計的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實現(xiàn)了頻率選擇性衰落信道。信道仿真器實現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨立配置。通過對每個反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺產(chǎn)生后儲存在單板上的SDRAM中。啟動測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點，完成了對無線信道仿真器系統(tǒng)設(shè)計方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時間： 2013-04-24
上傳用戶：小楊高1
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
標(biāo)簽： FPGA QAM 16 調(diào)制
上傳時間： 2013-07-29
上傳用戶：hwl453472107
多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進(jìn)一步研究了多抽樣率系統(tǒng)的高效實現(xiàn)理論和方案。多抽樣率系統(tǒng)需要通過濾波器來改善其性能。本文分析了一般濾波器設(shè)計的方法與理論，著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器，并根據(jù)多抽樣率信號處理的特點以及幾種高效濾波結(jié)構(gòu)和濾波器，利用積分梳狀濾波器和半帶濾波器在FPGA上設(shè)計了2～256倍可編程抽取器。為了進(jìn)一步分析多相結(jié)構(gòu)在多抽樣率信號處理中的應(yīng)用，使用多相結(jié)構(gòu)設(shè)計了具有固定倍數(shù)的內(nèi)插器。在論文的最后，詳細(xì)介紹了某型號雷達(dá)信號處理機的硬件設(shè)計及其FPGA設(shè)計。關(guān)鍵字：多抽樣率信號處理 抽取 內(nèi)插 多相濾波 積分梳狀濾波器 半帶濾波器
標(biāo)簽： FPGA 抽樣 數(shù)字信號處理
上傳時間： 2013-06-12
上傳用戶：fxf126@126.com
特點： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時間： 2014-12-23
上傳用戶：ydd3625
為了對中頻PCM信號進(jìn)行直接解調(diào)，提出一種全新的數(shù)字化PCM中頻解調(diào)器的設(shè)計方法。在實現(xiàn)過程中，采用大規(guī)模的FPGA芯片對位幀同步器進(jìn)行了融合，便于設(shè)備的集成化和小型化。這種新型的中頻解調(diào)器比傳統(tǒng)的基帶解調(diào)器具有硬件成本低和誤碼率低等優(yōu)點。
標(biāo)簽： FPGA PCM 數(shù)字化 中頻
上傳時間： 2013-12-20
上傳用戶：jiangxiansheng
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
凌力爾特公司提供了一個規(guī)模龐大且不斷成長的高電壓 DC/DC 轉(zhuǎn)換器繫列，這些器件是專為驅(qū)動高功率 LED 而設(shè)計的。
標(biāo)簽： LED 高電壓 降壓型轉(zhuǎn)換器 驅(qū)動高功率
上傳時間： 2013-11-12
上傳用戶：playboys0
對於輸出電壓處於輸入電壓範(fàn)圍之內(nèi) (這在鋰離子電池供電型應(yīng)用中是一種很常見的情形) 的 DC/DC 轉(zhuǎn)換器設(shè)計，可供采用的傳統(tǒng)解決方案雖有不少，但迄今為止都不能令人非常滿意
上傳時間： 2013-11-19
上傳用戶：urgdil
在汽車、工業(yè)和電信行業(yè)的設(shè)計師當(dāng)中，使用高功率升壓型轉(zhuǎn)換器的現(xiàn)像正變得越來越普遍。當(dāng)需要 300W 或更高的功率時，必須在功率器件中實現(xiàn)高效率 (低功率損耗)，以免除增設(shè)龐大散熱器和采用強迫通風(fēng)冷卻的需要
標(biāo)簽： 348W 升壓型轉(zhuǎn)換器 功率 散熱器
上傳時間： 2014-12-01
上傳用戶：lhc9102
研究了基于雙頻的三相橋式逆變器拓?fù)浣Y(jié)構(gòu)，該拓?fù)溆蓛蓚€傳統(tǒng)的三相橋式逆變器級聯(lián)而成，其中一個工作在低頻狀態(tài)，另一個工作于高頻狀態(tài)，兩單元功能相對分離。對高頻單元采用單周控制，對低頻單元采用電流滯環(huán)控制，利用Matlab/Simulink建立了仿真模型。仿真結(jié)果表明，該拓?fù)鋵档烷_關(guān)損耗、電流總諧波畸變率、提高系統(tǒng)響應(yīng)速度具有很好的作用。
上傳時間： 2014-11-27
上傳用戶：三人用菜
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
