摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
基于刪除平均（CM）和單元平均（CA）提出了一種新型的恒虛警率檢測(cè)器,它采用CM和CA產(chǎn)生局部估計(jì),再將這兩個(gè)局部估計(jì)與檢測(cè)單元進(jìn)行比較,取逼近于檢測(cè)單元的局部估計(jì)作為總的雜波功率估計(jì)。在SwerlingⅡ型目標(biāo)假設(shè)和高斯雜波下,推導(dǎo)出它的檢測(cè)概率Pd和虛警概率Pfa的解析表達(dá)式。
上傳時(shí)間： 2014-08-19
上傳用戶：hn891122
多抽樣率頻率抽樣FIR 數(shù)字濾波器設(shè)計(jì)
上傳時(shí)間： 2015-01-11
上傳用戶：維子哥哥
電腦超級(jí)技巧_3
標(biāo)簽：
上傳時(shí)間： 2014-01-23
上傳用戶：sqq
一種QPSK調(diào)制解調(diào)算法的誤碼率仿真
標(biāo)簽： QPSK 調(diào)制解調(diào) 算法 仿真
上傳時(shí)間： 2013-12-31
上傳用戶：zq70996813
微軟亞洲研究院論文：基于對(duì)象組播中可擴(kuò)展視頻流的打包和自適應(yīng)數(shù)率控制機(jī)制
標(biāo)簽： 微軟 對(duì)象 論文 擴(kuò)展
上傳時(shí)間： 2013-12-06
上傳用戶：三人用菜
採用huffman編碼的文件壓縮程序
上傳時(shí)間： 2013-12-11
上傳用戶：13215175592
/*大屏幕顯示數(shù)字時(shí)鐘*/ /*要求屏幕按640*480分辯率顯示數(shù)字時(shí)鐘，格式為12：18：30，表示12點(diǎn)18分30秒，共8個(gè)字符；*/ /*每個(gè)字符以80*100點(diǎn)陣顯示，記時(shí)真確*/
標(biāo)簽： 640 480 數(shù)字時(shí)鐘 大屏幕顯示
上傳時(shí)間： 2013-12-08
上傳用戶：jeffery
利用sp求地層水電阻率原碼
標(biāo)簽： 電阻率
上傳時(shí)間： 2014-01-27
上傳用戶：sevenbestfei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
