基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。
上傳時間： 2013-10-27
上傳用戶：潛水的三貢
伺服舵機作為基本的輸出執(zhí)行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產(chǎn)生舵機的控制信號舊。應 用模擬電路產(chǎn)生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產(chǎn)生PWM信 號，當信號路數(shù)較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導致舵機發(fā)生顫振。
上傳時間： 2013-11-20
上傳用戶：cjh1129
介紹了多入多出-正交頻分復用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機的實現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產(chǎn)權）核，提出了一種切實可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機的FPGA實現(xiàn)方法。重點論述了適合于FPGA實現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。
標簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機
上傳時間： 2013-11-01
上傳用戶：wpt
針對物體在不同色溫光源照射下呈現(xiàn)偏色的現(xiàn)象，用FPGA實現(xiàn)對Bayer CCD數(shù)字相機的自動白平衡處理。根據(jù)CFA(Color Filter Array)的分布特點，利用雙端口RAM(DPRAM)，實現(xiàn)了顏色插值與色彩空間轉(zhuǎn)換。在FPGA上設計了自動白平衡的三大電路模塊：色溫估計、增益計算和色溫校正，并連接形成一個負反饋回路，然后結合EDA設計的特點，改進了增益計算的過程，有效地抑制了色彩振蕩現(xiàn)象。
上傳時間： 2013-10-22
上傳用戶：英雄
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅(qū)動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設計了專用時鐘緩沖與驅(qū)動結構，從而使全局時鐘到達芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數(shù)字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2013-11-20
上傳用戶：563686540
通用陣列邏輯GAL實現(xiàn)基本門電路的設計 一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統(tǒng)速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態(tài)機、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結構圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經(jīng)過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數(shù)字電子系統(tǒng)進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優(yōu)化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個簡單而有力的工具。
上傳時間： 2013-11-17
上傳用戶：看到了沒有
PCB LAYOUT 基本規(guī)範項次 項目 備註1 一般PCB 過板方向定義： PCB 在SMT 生產(chǎn)方向為短邊過迴焊爐(Reflow), PCB 長邊為SMT 輸送帶夾持邊. PCB 在DIP 生產(chǎn)方向為I/O Port 朝前過波焊爐(Wave Solder), PCB 與I/O 垂直的兩邊為DIP 輸送帶夾持邊.1.1 金手指過板方向定義： SMT: 金手指邊與SMT 輸送帶夾持邊垂直. DIP: 金手指邊與DIP 輸送帶夾持邊一致.2 SMD 零件文字框外緣距SMT 輸送帶夾持邊L1 需≧150 mil. SMD 及DIP 零件文字框外緣距板邊L2 需≧100 mil.3 PCB I/O port 板邊的螺絲孔(精靈孔)PAD 至PCB 板邊, 不得有SMD 或DIP 零件(如右圖黃色區(qū)).PAD
上傳時間： 2013-11-06
上傳用戶：yyq123456789
希望大家喜歡
上傳時間： 2013-10-16
上傳用戶：sdq_123
在Multisim 10軟件環(huán)境下，設計一種由運算放大器構成的精確可控矩形波信號發(fā)生器，結合系統(tǒng)電路原理圖重點闡述了各參數(shù)指標的實現(xiàn)與測試方法。通過改變RC電路的電容充、放電路徑和時間常數(shù)實現(xiàn)了占空比和頻率的調(diào)節(jié)，通過多路開關投入不同數(shù)值的電容實現(xiàn)了頻段的調(diào)節(jié)，通過電壓取樣和同相放大電路實現(xiàn)了輸出電壓幅值的調(diào)節(jié)并提高了電路的帶負載能力，可作為頻率和幅值可調(diào)的方波信號發(fā)生器。Multisim 10仿真分析及應用電路測試結果表明，電路性能指標達到了設計要求。 Abstract: Based on Multisim 10， this paper designed a kind of rectangular-wave signal generator which could be controlled exactly composed of operational amplifier， the key point was how to implement and test the parameter indicators based on the circuit diagram. The duty and the frequency were adjusted by changing the time constant and the way of charging and discharging of the capacitor， the width of frequency was adjusted by using different capacitors provided with multiple switch， the amplitude of output voltage was adjusted by sampling voltage and using in-phase amplifier circuit，the ability of driving loads was raised， the circuit can be used as squarewave signal generator whose frequency and amplitude can be adjusted. The final simulation results of Multisim 10 and the tests of applicable circuit show that the performance indicators of the circuit meets the design requirements.
上傳時間： 2014-01-21
上傳用戶：shen007yue
影響汽油發(fā)動機排放的最主要因素是混合氣的空燃比， 理論上一公斤燃料完全燃燒時需要14.7公斤的空氣。這種空氣和燃料的比例稱為化學當量比。空燃比小于化學當量比時供給濃混合氣，此時發(fā)動機發(fā)出的功率大，但燃燒不完全，生成的CO、HC多；當混合氣略大于化學當量比時，燃燒效率最高，燃油消耗量低，但生成的NOx也最多；供給稀混合氣時，燃燒速度變慢，燃燒不穩(wěn)定，使得HC增多。在電控汽油噴射系統(tǒng)中采用閉環(huán)控制的方式，將空燃比控制在化學當量比附近，并在排氣系統(tǒng)中消聲器前安裝一個三元催化轉(zhuǎn)化器，對發(fā)動機進行后處理，是當前減少汽車排氣污染物的最有效方法。在化學當量比附近，轉(zhuǎn)化器的凈化效率最高。
標簽： 現(xiàn)代汽車 電子技術 視頻教程
上傳時間： 2013-11-14
上傳用戶：bvdragon
