FPGA開發(fā)的技術(shù)資料包括原理圖和其它信息
標(biāo)簽： FPGA 技術(shù)資料 原理圖
上傳時間： 2013-09-01
上傳用戶：fhjdliu
利用FPGA開發(fā)實(shí)現(xiàn)H。264和AVC的視頻標(biāo)準(zhǔn)，參考使用。
標(biāo)簽： FPGA 264 AVC 視頻標(biāo)準(zhǔn)
上傳用戶：kytqcool
EDA 實(shí)驗(yàn)原代碼 包括數(shù)字脈沖 觸發(fā)器 和交通燈等
標(biāo)簽： EDA 實(shí)驗(yàn) 代碼 交通燈
上傳用戶：wdq1111
FPGA和CPLD設(shè)計(jì)時的經(jīng)驗(yàn)和大家一共分享，開發(fā)FPGA時很好的資料
標(biāo)簽： FPGA CPLD 計(jì)時 經(jīng)驗(yàn)
上傳用戶：Shaikh
關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對于想用FPGA做控制的朋友是個好的借鑒!
標(biāo)簽： FPGA CPLD 插補(bǔ)算法 控制
上傳時間： 2013-09-02
上傳用戶：taox
單片機(jī)和cpld綜合應(yīng)用的示例，可以通過本程序?qū)W習(xí)如何利用單片機(jī)和cpld的綜合應(yīng)用，其中單片機(jī)的程學(xué)編寫隨后就會上傳上來
標(biāo)簽： cpld 單片機(jī)
上傳時間： 2013-09-03
上傳用戶：海陸空653
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
Allegro原理圖和PCB
標(biāo)簽： Allegro PCB 原理圖
上傳用戶：gtzj
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳時間： 2013-09-05
上傳用戶：llwap
同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)
標(biāo)簽： FPGA 同步復(fù)位 異步復(fù)位
上傳用戶：swaylong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
