同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)
資源簡(jiǎn)介：同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)
上傳時(shí)間： 2013-09-05
上傳用戶(hù)：swaylong
資源簡(jiǎn)介：同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：l254587896
資源簡(jiǎn)介：一本關(guān)于復(fù)位說(shuō)明的很好的文章。上面詳細(xì)的介紹了同步復(fù)位和異步復(fù)位的區(qū)別。和應(yīng)用。對(duì)于電路設(shè)計(jì)的人很有用
上傳時(shí)間： 2014-11-27
上傳用戶(hù)：lingzhichao
資源簡(jiǎn)介：同步計(jì)數(shù)器和異步計(jì)數(shù)器在設(shè)計(jì)時(shí)有哪些區(qū)別？試用 六進(jìn)制計(jì)數(shù)器和一個(gè)十進(jìn)制計(jì)數(shù)器構(gòu)成一個(gè)六十進(jìn)制同步計(jì)數(shù)器。
上傳時(shí)間： 2013-12-14
上傳用戶(hù)：xiaoyunyun
資源簡(jiǎn)介：同步復(fù)位與異步復(fù)位問(wèn)題，應(yīng)用于EDA設(shè)置，適合初學(xué)者
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：zhuoying119
資源簡(jiǎn)介：介紹了同步reset和異步reset,并通過(guò)列子進(jìn)行講解
上傳時(shí)間： 2015-11-07
上傳用戶(hù)：libenshu01
資源簡(jiǎn)介：RS485的同步通信和異步通信程序，僅供參考。
上傳時(shí)間： 2016-08-23
上傳用戶(hù)：playboys0
資源簡(jiǎn)介：帶有異步復(fù)位和同步時(shí)鐘的十進(jìn)制加法計(jì)數(shù)器
上傳時(shí)間： 2014-12-02
上傳用戶(hù)：黃華強(qiáng)
資源簡(jiǎn)介：FPGA設(shè)計(jì)方法和思想，主要從硬件原則，系統(tǒng)原則，同步設(shè)計(jì)原則等等多方面進(jìn)行了介紹。
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：熊少鋒
資源簡(jiǎn)介：異步復(fù)位狀態(tài)機(jī) -- State Machine with Asynchronous Reset -- dowload from: www.FPGA.com.cn & www.pld.com.cn
上傳時(shí)間： 2013-12-06
上傳用戶(hù)：xjz632
資源簡(jiǎn)介：時(shí)鐘和復(fù)位模塊的仿真程序設(shè)計(jì)，用Modelsim仿真
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：ls530720646
資源簡(jiǎn)介：異步復(fù)位同步釋放的復(fù)位信號(hào)處理邏輯代碼.Verilog編寫(xiě)!很好用.在EP1C6Q240上調(diào)試成功.
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：lepoke
資源簡(jiǎn)介：帶使能､ 異步復(fù)位端的十二進(jìn)制計(jì)數(shù)器的 設(shè)計(jì)的一個(gè)例子
上傳時(shí)間： 2016-06-20
上傳用戶(hù)：gmh1314
資源簡(jiǎn)介：異步復(fù)位、同步置數(shù)的四位二進(jìn)制計(jì)數(shù)器的VHDL源文件
上傳時(shí)間： 2016-06-20
上傳用戶(hù)：woshiayin
資源簡(jiǎn)介：實(shí)驗(yàn)圖1是一含計(jì)數(shù)使能、異步復(fù)位和計(jì)數(shù)值并行預(yù)置功能4位加法計(jì)數(shù)器，例1是其VHDL描述。由實(shí)驗(yàn)圖1所示，圖中間是4位鎖存器；rst是異步清信號(hào)，高電平有效；clk是鎖存信號(hào)；
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：cc1015285075
資源簡(jiǎn)介：描述的是一個(gè)含計(jì)數(shù)使能異步復(fù)位和計(jì)數(shù)值并行預(yù)置功能8 位的加法
上傳時(shí)間： 2017-08-12
上傳用戶(hù)：zhangliming420
資源簡(jiǎn)介：含計(jì)數(shù)使能、異步復(fù)位和計(jì)數(shù)值并行預(yù)置功能4位加法計(jì)數(shù)器
上傳時(shí)間： 2014-08-21
上傳用戶(hù)：yxgi5
資源簡(jiǎn)介：正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，它具有頻譜利用率高、抗多徑能力強(qiáng)等特點(diǎn)，在寬帶無(wú)線(xiàn)多媒體通信領(lǐng)域中受到了廣泛的關(guān)注。 OFDM系統(tǒng)可分為連續(xù)工作模式和突發(fā)工作模式。在IEEE802.11a、HiperLANType2等無(wú)線(xiàn)局域網(wǎng)標(biāo)準(zhǔn)中采用了OFDM的突發(fā)工...
上傳時(shí)間： 2013-07-16
上傳用戶(hù)：Killerboo
資源簡(jiǎn)介：壓縮包內(nèi)包含了：FPGA設(shè)計(jì)初級(jí)班和提高班培訓(xùn)課堂PPT；實(shí)驗(yàn)的源代碼；實(shí)驗(yàn)指導(dǎo)書(shū)！
上傳時(shí)間： 2013-08-11
上傳用戶(hù)：dyctj
資源簡(jiǎn)介：主要介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則。
上傳時(shí)間： 2013-08-19
上傳用戶(hù)：nanfeicui
資源簡(jiǎn)介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線(xiàn)技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：HGH77P99
資源簡(jiǎn)介： 高級(jí)FPGA設(shè)計(jì)結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機(jī)械工程出版社 學(xué)FPGA不一定需要開(kāi)發(fā)板，自己學(xué)會(huì)modelsim仿真、寫(xiě)testbench，用PC機(jī)仿真就能有不少長(zhǎng)進(jìn)。這些都看完，剩下的就靠做項(xiàng)目自己領(lǐng)悟，再加上高手指點(diǎn)。 ...
上傳時(shí)間： 2013-11-01
上傳用戶(hù)：zhaiyanzhong
資源簡(jiǎn)介： 隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫(huà)原理圖連線(xiàn)等工作解脫開(kāi)來(lái)能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來(lái)越...
上傳時(shí)間： 2013-11-06
上傳用戶(hù)：asdfasdfd
資源簡(jiǎn)介：分析研究了單片機(jī)應(yīng)用系統(tǒng)中軟件看門(mén)狗、單ö 雙時(shí)限和強(qiáng)制復(fù)位看門(mén)狗等幾種常見(jiàn)的看門(mén)狗技術(shù)及 具體的實(shí)現(xiàn)方法, 從提高看門(mén)狗工作可靠性的角度, 分析了各種看門(mén)狗方案的優(yōu)缺點(diǎn), 給出了基本的硬件電 路和軟件控制策略, 指出了在設(shè)計(jì)和應(yīng)用過(guò)程中需注意的...
上傳時(shí)間： 2014-11-03
上傳用戶(hù)：zhliu007
資源簡(jiǎn)介：FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 FPGA中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專(zhuān)題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
上傳時(shí)間： 2017-07-20
上傳用戶(hù)：ikemada
資源簡(jiǎn)介：FPGA設(shè)計(jì)方法和思想，主要從硬件原則，系統(tǒng)原則，同步設(shè)計(jì)原則等等多方面進(jìn)行了介紹。
上傳時(shí)間： 2017-09-11
上傳用戶(hù)：fnhhs
資源簡(jiǎn)介：華為FPGA設(shè)計(jì)規(guī)范 VERILOG約束 編程規(guī)范時(shí)序分析等全套資料:FPGA技巧Xilinx.pdfHuaWei Verilog 約束.rarSynplify工具使用指南(華為文檔)[1].rar.rarVerilog HDL 華為入門(mén)教程.rarVerilog典型電路設(shè)計(jì) 華為.rar一種將異步時(shí)鐘域轉(zhuǎn)換成同步時(shí)鐘域的方法.pdf華為...
上傳時(shí)間： 2021-11-05
上傳用戶(hù)：qdxqdxqdxqdx
資源簡(jiǎn)介：小孔沖模設(shè)計(jì)
上傳時(shí)間： 2013-05-24
上傳用戶(hù)：eeworm
資源簡(jiǎn)介：FPGA設(shè)計(jì)指南：器件、工具和流程 高清書(shū)簽版
上傳時(shí)間： 2013-06-17
上傳用戶(hù)：eeworm
資源簡(jiǎn)介：本項(xiàng)目完成的是基于中國(guó)“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國(guó)家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向...
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：zzbbqq99n
