模塊電源的電氣性能是通過一系列測試來呈現的，下列為一般的功能性測試項目，詳細說明如下： 電源調整率(Line Regulation) 負載調整率(Load Regulation) 綜合調整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態負載或暫態負載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間 常規功能(Functions)測試 1. 電源調整率 電源調整率的定義為電源供應器于輸入電壓變化時提供其穩定輸出電壓的能力。測試步驟如下：于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。 電源調整率通常以一正常之固定負載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 2. 負載調整率 負載調整率的定義為開關電源于輸出負載電流變化時，提供其穩定輸出電壓的能力。測試步驟如下：于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后，測量正常負載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負載調整率通常以正常之固定輸入電壓下，由負載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調整率 綜合調整率的定義為電源供應器于輸入電壓與輸出負載電流變化時，提供其穩定輸出電壓的能力。這是電源調整率與負載調整率的綜合，此項測試系為上述電源調整率與負載調整率的綜合，可提供對電源供應器于改變輸入電壓與負載狀況下更正確的性能驗證。 綜合調整率用下列方式表示：于輸入電壓與輸出負載電流變化下，其輸出電壓之偏差量須于規定之上下限電壓范圍內(即輸出電壓之上下限絕對值以內)或某一百分比界限內。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經過穩壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。 一般的開關電源的規格均以輸出直流輸出電壓的1%以內為輸出雜訊之規格，其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負載電流最大、輸入電源電壓最低等)，若電源供應器在惡劣環境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時電壓，仍能夠維持穩定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會導致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作，進一步造成死機現象。 同時測量電路必須有良好的隔離處理及阻抗匹配，為避免導線上產生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點上，并使用差動式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結果。 5. 輸入功率與效率 電源供應器的輸入功率之定義為以下之公式： True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應器的功率因素在0.6～0.7左右，其功率因素為1～0之間。 電源供應器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應器正確工作的驗證，若效率超過規定范圍，即表示設計或零件材料上有問題，效率太低時會導致散熱增加而影響其使用壽命。 6. 動態負載或暫態負載 一個定電壓輸出的電源，于設計中具備反饋控制回路，能夠將其輸出電壓連續不斷地維持穩定的輸出電壓。由于實際上反饋控制回路有一定的頻寬，因此限制了電源供應器對負載電流變化時的反應。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時，超過180度，則電源供應器之輸出便會呈現不穩定、失控或振蕩之現象。實際上，電源供應器工作時的負載電流也是動態變化的，而不是始終維持不變(例如硬盤、軟驅、CPU或RAM動作等)，因此動態負載測試對電源供應器而言是極為重要的。可編程序電子負載可用來模擬電源供應器實際工作時最惡劣的負載情況，如負載電流迅速上升、下降之斜率、周期等，若電源供應器在惡劣負載狀況下，仍能夠維持穩定的輸出電壓不產生過高激(Overshoot)或過低(Undershoot)情形，否則會導致電源之輸出電壓超過負載組件(如TTL電路其輸出瞬時電壓應介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作，進一步造成死機現象。 7. 啟動時間與保持時間 啟動時間為電源供應器從輸入接上電源起到其輸出電壓上升到穩壓范圍內為止的時間，以一輸出為5V的電源供應器為例，啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。 保持時間為電源供應器從輸入切斷電源起到其輸出電壓下降到穩壓范圍外為止的時間，以一輸出為5V的電源供應器為例，保持時間為從關機起到輸出電壓低于4.75V為止的時間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護功能的前提下，還需要進行保護功能測試，如過電壓保護(OVP)測試、短路保護測試、過功保護等
上傳時間： 2013-10-22
上傳用戶：zouxinwang
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
這個程序是一個Win32程序，計算Fibonacci斐波納契數列(一種整數數列, 其中每數等于前面兩數之和)。其定義是f(1) = 1，f(2) = 2，并且當n>2時， f(n) = f(n-1) + f(n-2)。源代碼種給出了三種計算方法。第一種方法用遞歸，第二種方法用大數組，第三種方法用小數組。此外，這個程序還具備多線程特性，所以在運算時可以做其它操作。代碼用到了以前創建的Win32類。測試為發現bug和內存溢出。
上傳時間： 2015-01-11
上傳用戶：GHF
模擬退火算法 模擬退火算法(Simulated Annealing,簡稱SA算法)是模擬加熱熔化的金屬的退火過程，來尋找全局最優解的有效方法之一。 模擬退火的基本思想和步驟如下： 設S＝{s1,s2,…,sn}為所有可能的狀態所構成的集合， f：S—R為非負代價函數，即優化問題抽象如下： 尋找s*∈S，使得f(s*)＝min f(si) 任意si∈S （1）給定一較高初始溫度T，隨機產生初始狀態S （2）按一定方式，對當前狀態作隨機擾動，產生一個新的狀態S’ S’＝S＋sign(η).δ 其中δ為給定的步長， η為[－1,1]的隨機數
標簽： Simulated Annealing 模擬退火算法 模擬
上傳時間： 2014-01-02
上傳用戶：gengxiaochao
代入法的啟發示搜索 我的代碼實現是：按照自然語言各字母出現頻率的大小從高到低（已經有人作國統計分析了）先生成一張字母出現頻率統計表（A）--------(e),(t,a,o,i,n,s,h,r),(d,l),(c,u,m,w,f,g,y,p,b),(v,k,j,x,q,z) ，再對密文字母計算頻率，并按頻率從高到低生成一張輸入密文字母的統計表（B），通過兩張表的對應關系，不斷用A中的字母去替換B中的字母，搜索不成功時就回退，在這里回朔是一個關鍵。
上傳時間： 2015-10-24
上傳用戶：wanqunsheng
stats 用于檢驗回歸模型的統計量，有三個數值：相關系數r2、F值、與F對應的概率p.相關系數r2越接近1，說明回歸方程越顯著；F > F1-α（k，n-k-1）時拒絕H0，F越大，說明回歸方程越顯著；與F對應的概率p 時拒絕H0，回歸模型成立.
上傳時間： 2014-01-18
上傳用戶：佳期如夢
信號與系統試驗報告 離散傅立葉變換（DFT）和頻譜分析 一、實驗內容 1、實驗題目 （1）編寫DFT、IDFT程序，并驗證其正確性（提示：可利用沖激函數進行驗證）。 （2）計算信號f(t)=e-at2sin(2∏ft)的離散傅立葉變換（DFT），求其振幅譜，相位譜、振幅最大值對應的頻譜（檢測主頻）以及對發f(t)進行DFT變換的結果實現IDFT變換，并畫出圖形。 參數選擇如下：頻率f =30HZ，a=f 2㏑(M),M=2.5 2、通過實驗理解信號振幅譜、相位譜的物理意義，掌握DFT、IDFT算法的實現方法。
上傳時間： 2016-06-13
上傳用戶：sammi
動態規劃的方程大家都知道，就是 f[i,j]=min{f[i-1,j-1],f[i-1,j],f[i,j-1],f[i,j+1]}+a[i,j] 但是很多人會懷疑這道題的后效性而放棄動規做法。 本來我還想做Dijkstra，后來變了沒二十行pascal就告訴我數組越界了……（dist:array[1..1000*1001 div 2]...） 無奈之余看了xj_kidb1的題解，剛開始還覺得有問題，后來豁然開朗…… 反復動規。上山容易下山難，我們可以從上往下走，最后輸出f[n][1]。 xj_kidb1的一個技巧很重要，每次令f[i][0]=f[i][i],f[i][i+1]=f[i][1]（xj_kidb1的題解還寫錯了）
上傳時間： 2014-07-16
上傳用戶：libinxny
從鍵盤讀入一個四位的十六進制數，CRT顯示等值的二進制數. 由于每個十六進制數位對應4個二進制，所以每讀入一個十六進制位后，即可將其對應的4個二進制位依次輸出。由于數字‘０’~ ‘９’的ASCⅡ碼為30H～39H,字母‘a’～‘f’與 ‘A’～‘F’的ASCⅡ碼為61H～66H 與41H～46H ，因此，如果輸入的字母為數字‘０’～‘９’，則其低４位即為對應的二進制位；如果輸入的字符為字母‘ａ’～‘ｆ’或‘Ａ’～‘Ｆ’，則需要減７，然后通過移位將低４位依次輸出。
上傳時間： 2014-01-24
上傳用戶：yzhl1988
VFD-A 內部的參數資料可使用內部 RS-485 串聯通訊介面，設定及修改並可控制交流電機驅動 器運轉及監測交流電機驅動器的運轉狀態，可提高自動化的能力。
上傳時間： 2013-12-24
上傳用戶：invtnewer
