電液位置伺服系統(tǒng)具有控制精度高、響應(yīng)速度快、輸出功率大、信號(hào)處理靈活、易于實(shí)現(xiàn)各種參量反饋等優(yōu)點(diǎn)，因此它已經(jīng)遍及國(guó)民經(jīng)濟(jì)和軍事工業(yè)的各個(gè)技術(shù)領(lǐng)域。近年來(lái)，對(duì)電液位置伺服系統(tǒng)的快速性、穩(wěn)定性、準(zhǔn)確性等控制性能提出了新的要求，作為電液位置伺服系統(tǒng)核心的控制器，起到更為關(guān)鍵的作用。 現(xiàn)階段，嵌入式微處理器以其小型、專用、便攜、高可靠的特點(diǎn)，已經(jīng)在工業(yè)控制領(lǐng)域得到了廣泛的應(yīng)用，如工業(yè)過(guò)程、遠(yuǎn)程監(jiān)控、智能儀器儀表、機(jī)器人控制、數(shù)控系統(tǒng)等，嵌入式微處理器嵌入實(shí)時(shí)操作系統(tǒng)，可以克服傳統(tǒng)的基于單片機(jī)控制系統(tǒng)功能不足和基于PC的控制系統(tǒng)非實(shí)時(shí)性的缺點(diǎn)，其性能、可靠性等都能滿足電液位置伺服系統(tǒng)控制的要求，在控制領(lǐng)域具有廣泛的應(yīng)用前景。 本文以實(shí)驗(yàn)室的電液位置伺服系統(tǒng)為研究對(duì)象，按照系統(tǒng)的控制要求，提出以ARM9(S3C2410)微處理器為核心的控制器對(duì)電液位置伺服系統(tǒng)進(jìn)行控制的一種方案，設(shè)計(jì)了一種新型的基于ARM9(S3C2410)微處理器的電液位置伺服控制器。本系統(tǒng)控制器的開(kāi)發(fā)設(shè)計(jì)中，在以ARM9(S3C2410)微處理器為核心的控制器基礎(chǔ)上，通過(guò)外部擴(kuò)展，使得系統(tǒng)控制器具有豐富的硬件資源，開(kāi)發(fā)了A/D轉(zhuǎn)換電路、D/A(PWM)轉(zhuǎn)換電路、伺服放大電路、串行接口等電路，同時(shí)為了使得控制器的程序代碼具有較強(qiáng)的可讀性、可維護(hù)性、可擴(kuò)展性，使用了操作系統(tǒng)，通過(guò)比較選擇了uC/OS-Ⅱ?qū)崟r(shí)內(nèi)核，并成功移植到ARM9(S3C2410)微處理器中，并編寫(xiě)了A/D、數(shù)字濾波、D/A(PWM)等軟件程序，通過(guò)編譯、調(diào)試、驗(yàn)證，程序運(yùn)行正常。在對(duì)電液位置伺服系統(tǒng)進(jìn)行控制策略的選擇中，分別采用PID、滑模變結(jié)構(gòu)、模糊自學(xué)習(xí)滑模三種控制策略進(jìn)行仿真比較，得出采用模糊自學(xué)習(xí)滑模控制策略更有利于系統(tǒng)控制。
標(biāo)簽： ARM 微處理器 伺服控制系統(tǒng) 電液位置
上傳時(shí)間： 2013-04-24
上傳用戶：sssnaxie
近年來(lái)，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來(lái)實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過(guò)比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測(cè)試與分析，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2013-07-31
上傳用戶：aeiouetla
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn)，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過(guò)程占用了大量的處理器時(shí)間開(kāi)銷和內(nèi)存開(kāi)銷，因而通過(guò)對(duì)JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部?jī)?nèi)容，對(duì)加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì)，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過(guò)程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機(jī)和二級(jí)流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過(guò)對(duì)算術(shù)編碼步驟優(yōu)化采用硬件描述語(yǔ)言對(duì)算術(shù)編碼器進(jìn)行了設(shè)計(jì)，并通過(guò)了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快，而且流水線短，硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過(guò)程中，首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型，并驗(yàn)證了該算法的有效性，之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對(duì)算法優(yōu)化時(shí)采用黃金分割點(diǎn)算法代替原來(lái)的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長(zhǎng)”值從大到小通道編碼順序進(jìn)行編碼，通過(guò)對(duì)該算法的仿真驗(yàn)證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
標(biāo)簽： JPEG 2000 FPGA 標(biāo)準(zhǔn)
上傳時(shí)間： 2013-07-13
上傳用戶：long14578
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運(yùn)動(dòng)控制平臺(tái)的設(shè)計(jì).文中在討論了永磁同步電機(jī)的控制策略的基礎(chǔ)上提出了針對(duì)表面式永磁同步伺服電機(jī)的i=0的矢量控制,介紹了通過(guò)光電碼盤確定永磁同步電機(jī)轉(zhuǎn)子磁極位置的方法,以及SVPWM的原理和特性及其數(shù)字實(shí)現(xiàn)方法.詳細(xì)闡述由TMS320LF2407A和MAX3128A構(gòu)建的傳動(dòng)控制系統(tǒng)平臺(tái).以上述平臺(tái)為基礎(chǔ),設(shè)計(jì)了一個(gè)基于矢量控制的三環(huán)永磁同步伺服系統(tǒng),為解決典Ⅱ系統(tǒng)超調(diào)和抗擾性的矛盾,將IP調(diào)節(jié)器引入系統(tǒng).通過(guò)試驗(yàn)證明IP調(diào)節(jié)器在不影響系統(tǒng)抗擾性和穩(wěn)態(tài)精度的前提下,大大降低了電流的超調(diào).工程實(shí)踐證明了設(shè)計(jì)的正確性.為了滿足用戶對(duì)系統(tǒng)方便操作和監(jiān)視的要求,實(shí)現(xiàn)參數(shù)在線修改以及故障綜合,并滿足一定可視性,提出并設(shè)計(jì)了基于RS232的串行通訊程序,包括兩部分:PC機(jī)的監(jiān)控系統(tǒng)和數(shù)字操作器.文中詳細(xì)分析了設(shè)計(jì)數(shù)字操作器的硬件模塊及框圖和軟件流程,實(shí)際應(yīng)用表明數(shù)字操作器方便了用戶對(duì)系統(tǒng)的操縱和監(jiān)視,已在實(shí)際工程中得到應(yīng)用.
標(biāo)簽： FPGA DSP 開(kāi)放式 運(yùn)動(dòng)控制平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：ainimao
當(dāng)今繡花機(jī)市場(chǎng)蓬勃發(fā)展，繡花機(jī)控制系統(tǒng)作為繡花機(jī)最核心的部分，是提高性能和降低成本的關(guān)鍵。本文結(jié)合浙江虎王科技有限公司與浙江大學(xué)的合作項(xiàng)目“繡花機(jī)控制系統(tǒng)”，設(shè)計(jì)出一套基于ARM的技術(shù)先進(jìn)、功能精簡(jiǎn)、高性價(jià)比的繡花機(jī)控制系統(tǒng)。論文按照嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程，先根據(jù)市場(chǎng)需求劃分了控制系統(tǒng)的功能模塊并構(gòu)建了總體架構(gòu),選擇了系統(tǒng)的軟硬件平臺(tái)，然后采用先進(jìn)的設(shè)計(jì)方法對(duì)繡花機(jī)控制系統(tǒng)的硬件和軟件進(jìn)行了設(shè)計(jì)。 第一章介紹了繡花機(jī)及其控制系統(tǒng)的發(fā)展過(guò)程和現(xiàn)狀，論述了嵌入式系統(tǒng)的定義、特點(diǎn)和發(fā)展，闡述了ARM的發(fā)展歷史、研究和應(yīng)用現(xiàn)狀，提出了論文的主要研究?jī)?nèi)容，最后給出了論文的總體結(jié)構(gòu)。 第二章闡述了嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程，選擇了軟硬件協(xié)同設(shè)計(jì)法為本系統(tǒng)的設(shè)計(jì)方法，論述了EDA技術(shù)的工作范圍和設(shè)計(jì)步驟，詳細(xì)討論了軟件的結(jié)構(gòu)化設(shè)計(jì)方法和面向?qū)ο笤O(shè)計(jì)方法的原理，最后給出了繡花機(jī)控制系統(tǒng)的設(shè)計(jì)原則。 第三章根據(jù)市場(chǎng)需求劃分了繡花機(jī)控制系統(tǒng)的功能模塊，構(gòu)建了系統(tǒng)總體架構(gòu)，并分析了每個(gè)模塊的具體功能；根據(jù)選型原則選出了適用于繡花機(jī)控制系統(tǒng)的上位機(jī)和下位機(jī)CPU芯片、操作系統(tǒng)及開(kāi)發(fā)環(huán)境。 第四章根據(jù)總體架構(gòu)，在選好的CPU芯片的基礎(chǔ)．卜確定了繡花機(jī)控制系統(tǒng)的硬件框架，詳細(xì)設(shè)計(jì)了電源電路、復(fù)位電路、存儲(chǔ)器接口電路、鍵盤與顯示電路、USB接口電路、串行通信接口電路和下層機(jī)電接口電路。 第五章按照上位機(jī)和下位機(jī)的層次構(gòu)建了繡花機(jī)控制系統(tǒng)的軟件框架，設(shè)計(jì)了鍵盤輸入模塊、圖形顯示模塊、USB驅(qū)動(dòng)模塊、花樣存儲(chǔ)與管理模塊、串口通信模塊、機(jī)電控制模塊的程序。 第六章回顧與總結(jié)全文的主要研究?jī)?nèi)容，歸納了本文的主要研究成果，并對(duì)今后的研究工作作了展望。
標(biāo)簽： ARM 繡花機(jī) 嵌入式控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：CSUSheep
隨著液晶顯示技術(shù)的發(fā)展，我們的日常生活中出現(xiàn)了各種各樣功能強(qiáng)大的顯示系統(tǒng)。本文主要以液晶顯示技術(shù)的基本原理為理論基礎(chǔ)，探討并比較了單片機(jī)和ARM微處理器作為液晶顯示控制系統(tǒng)各自的優(yōu)缺點(diǎn)，并設(shè)計(jì)和完成了～套基于ARM微處理器的液晶顯示控制系統(tǒng)。 該系統(tǒng)以Samsung公司的ARM微處理器芯片S3C4510B為CPU，根據(jù)ARM微處理器的特點(diǎn)，本文系統(tǒng)地分析了電源及復(fù)位電路、晶振電路、Flash 存儲(chǔ)器接口電路、SDRAM存儲(chǔ)器接口電路、串行接口電路、JTAG接口電路以及10M/100M以太網(wǎng)接口電路的設(shè)計(jì)方法。同時(shí)，重點(diǎn)描述了液晶顯示模塊電路和鍵盤控制電路的設(shè)計(jì)與實(shí)現(xiàn)。在各個(gè)部分硬件電路的調(diào)試成功過(guò)后，介紹了Bootloader的下載以及uClinux操作系統(tǒng)的下載和編譯。在液晶顯示控制系統(tǒng)的軟件設(shè)計(jì)部分，本文重點(diǎn)分析了在uClinux操作系統(tǒng)下進(jìn)行的用戶程序的開(kāi)發(fā)。根據(jù)液晶顯示模塊的特點(diǎn)和對(duì)鍵盤控制電路的I/O口配置，對(duì)整個(gè)顯示控制系統(tǒng)的程序設(shè)計(jì)作出了一定的分析。最終通過(guò)對(duì)系統(tǒng)的調(diào)試，實(shí)現(xiàn)了ARM微處理器系統(tǒng)對(duì)LCD液晶顯示器的顯示控制。
標(biāo)簽： ARM 液晶顯示 控制設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：change0329
介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法，開(kāi)發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明，該監(jiān)控系
上傳時(shí)間： 2013-06-28
上傳用戶：branblackson
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實(shí)現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫(xiě)代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙 控制
上傳時(shí)間： 2013-04-24
上傳用戶：tianyi223
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過(guò)T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來(lái)的視頻數(shù)據(jù)流，經(jīng)過(guò)位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來(lái)完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級(jí)。
上傳時(shí)間： 2013-06-22
上傳用戶：jennyzai
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來(lái)實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來(lái)實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來(lái)適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無(wú)關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過(guò)CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開(kāi)發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
