丝袜国产在线,精品中国亚洲,亚洲国产精彩中文乱码av

高性能開關

MICROTUNE推出高性能、低成本、超小型接收器芯片

來自日本東京，韓國首爾，美國德克薩斯普萊諾，2009年12月10日—MICROTUNE,INC.今日發布一款基于最新高集成硅技術的標準射頻-基帶芯片，此款芯片以極具吸引力的價格提供出色的電視接收性能。MT3141單芯片為全球電視制造商在下一代數字電視設計中引入高性能、低成本、超小型的接收器，從而使他們能夠提供所有品牌、型號、價格和屏幕尺寸的超薄超輕的高性能數字電視產品。

標簽： MICROTUNE 性能接收器芯片

上傳時間： 2013-10-23

上傳用戶：xitai
at89c2051 高性能CMOS 8位單片機

AT89C2051是一個低電壓，高性能CMOS 8位單片機，片內含2k bytes的可反復擦寫的只讀Flash程序存儲器和128 bytes的隨機存取數據存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產，兼容標準MCS-51指令系統，片內置通用8位中央處理器和Flash存儲單元，功能強大AT89C2051單片機可為您提供許多高性價比的應用場合。AT89C2051是一個功能強大的單片機，但它只有20個引腳，15個雙向輸入/輸出（I/O）端口，其中P1是一個完整的8位雙向I/O口，兩個外中斷口，兩個16位可編程定時計數器,兩個全雙向串行通信口，一個模擬比較放大器。

標簽： c2051 2051 CMOS 89c

上傳時間： 2014-04-16

上傳用戶：ippler8
高性能可編程DMA控制接口82C37A-5

高性能可編程DMA控制接口82C37A-54.1 概述對象實體：直接存儲器訪問（DMA）控制接口芯片82C37A-5芯片的特點：1、管腳引線與NMOS 8237A-5兼容。2、允許/禁止單獨DMA請求控制。3、頻率從0~5MHz區間全靜態設計。4、低電平操作。 5、4個各自獨立的DMA通道并獨立的進行初始化。6、存儲器到存儲器之間傳送。7、存儲器模塊初始化處理。8、地址的增量和減量。9、傳送速率可達1.6MB/s.10、可直接擴展成任意數量的通道。11 、終止傳送的過程即輸入結束。12、軟件請求。13、獨立信號DREQ和信號DACK的極性控制。4.2 82C37A-5的體系結構4.2.1 基本結構描述1. 82C37A-5內部配備了規模為344位的內部存儲器，它是以寄存器的形式出現的。2. 配有3個基本的控制模塊：（1）定時及控制模塊；（2）優先級編碼及循環優先級控制模塊；（3）命令控制模塊； 3. 12個不同類型的寄存器。圖 4-1 82C37A-5結構圖EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3

標簽： DMA 82 37 性能

上傳時間： 2013-10-21

上傳用戶：ming52900
基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現

本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）

標簽： DSP Cyclone Arria 精度可調

上傳時間： 2014-12-28

上傳用戶：CHINA526
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

標簽： XAPP FPGA Bank 520

上傳時間： 2013-11-19

上傳用戶：yyyyyyyyyy
基于FPGA的新型高性能永磁同步電機驅動系統設計

為了研制高性能的全數字永磁同步電機驅動系統，本文提出了一種基于FPGA的單芯片驅動控制方案。它采用硬件模塊化的現代EDA設計方法，使用VHDL硬件描述語言，實現了永磁同步電機矢量控制系統的設計。方案包括矢量變換、空間矢量脈寬調制(SVPWM)、電流環、速度環以及串行通訊等五部分。經過仿真和實驗表明，系統具有良好的穩定性和動態性能，調節轉速的范圍可以達到0.5r/min~4200r/min，對干擾誤差信號具有較強的容錯性，能夠滿足高性能的運動控制領域對永磁同步電機驅動系統的要求。

標簽： FPGA 性能永磁同步電機驅動

上傳時間： 2013-10-13

上傳用戶：fdmpy
W-RXM2013高性能ASK無線超外差射頻接收模塊

W-RXM2013基于高性能ASK無線超外差射頻接收芯片設計，是一款完整的、體積小巧的、低功耗的無線接收模塊。模塊采用超高性價比ISM頻段接收芯片設計主要設定為315MHz-433MHz頻段，標準傳輸速率下接收靈敏度可達到-115dbm。并且具有行業內同類方案W-RXM2013 Micrel、SYNOXO、PTC等知名品牌的芯片所不具備的超強抗干擾能力。外圍省去10.7M的中頻器件模塊將芯片的使能腳引出，可作休眠喚醒控制，也可通過電阻跳線設置使能置高控制。本公司推出該款模塊力求解決客戶開發產品過程中無線射頻部分的成本壓力，為客戶提供性能卓越價格優勢突出的電子組件。模塊接口采用金手指方式,方便生產及應用。天線輸入部分可以將接收天線焊接在模塊上面，也可以通過接口轉接至客戶主機板上，應用非常靈活。優勢應用：機電控制板、電源控制板、高低溫環境數據監測等復雜條件下的控制指令的無線傳輸。 1.1 基本特性 λ ●省電模式下，低電流損耗 ●方便投入應用 ●高效的串行編程接口 ●工作溫度范圍：﹣40℃～＋85℃ ●工作電壓：2.4~ 5.5 Volts. ●有效頻率：250-348Mhz, 400-464Mhz ●靈敏度高（-115dbm）、功耗低在3.5mA@315MHz應用下 ●待機電流小于1uA，系統喚醒時間5ms（RF Input Power=-60dbm）

標簽： W-RXM 2013 ASK 性能

上傳時間： 2013-10-08

上傳用戶：dapangxie
Linux下一種高性能定時器池的實現

提出Linux用戶空間下的一種高性能定時器池的實現方法。主要基于時間輪、紅黑樹及Linux內核提供了一種利于管理的定時器句柄Timerfd。結合紅黑樹、位圖、時間輪等技術，設計一種高性能級定時器池。池中定時器的粒度可達到40 ms，滿足用戶空間低延時的應用需求，同時又可以方便地管理一定數量的定時器。

標簽： Linux 性能定時器

上傳時間： 2014-12-29

上傳用戶：lht618
使用Altium_Designer進行高性能PCB設計

使用Altium_Designer進行高性能PCB設計

標簽： Altium_Designer PCB 性能

上傳時間： 2013-11-20

上傳用戶：txfyddz
基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現

本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）

標簽： DSP Cyclone Arria 精度可調

上傳時間： 2013-10-27

上傳用戶：yzy6007