隨著計算機科學和視頻技術的廣泛發展,數字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數字化、網絡視頻、監視監控系統等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數字視頻信號轉換的任務,在多媒體時代占據著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數字圖像采集系統的發展現狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數據采集理論,特別說明了采樣和量化的定義與區別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統的基本構成,是以數字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數字處理核心的優缺點,并根據系統實際需要,選用FPGA作為數字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數據采集模塊,即與A/D接口模塊,數據暫存模塊,即SDRAM讀寫控制模塊,數據處理模塊和數據傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續讀寫控制和各個模塊間的協調工作.說明了.A/D采集數據從接收到存儲詳細過程,以及對SDRAM讀寫狀態機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統基本達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性.
上傳時間： 2013-04-24
上傳用戶：amandacool
摘要院提出了一種采用IPM大功率模塊實現的高分辨率調壓電源的設計方法。該方法采用粗堯細調節的方式實現了高分辨率的電壓調節。重點介紹了逆變方式下粗細調節部分相位一致問題，驗結果表明這種方法切實可行。
上傳時間： 2013-07-01
上傳用戶：linlin
目前的國內的CCD高清攝相頭能夠輸出一組視頻信號和數字圖像信號，雖然視頻信號能夠直接在監視器顯示，但是輸出的數字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 新發展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優化的途徑，給出了主要模塊的優化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環內濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數量級的復雜度。實際中恰當地使用H．264/AVC編碼工具可以較低的實現復雜度得到與復雜配置相當的編碼效率。故實際編碼系統開發需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現方法的不同，可采用不同的硬件實現方法。本文基于上述思路進行優化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現的算法，使其在節省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現方法。針對碼率控制的實現，本文提出了一種有別于傳統實現方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現了對高清圖像格式(720P)的實時編碼，并將其和當前業界先進水平進行了對比，表明本文所實現得結構能夠達到當前業界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
心血管疾病是當今危害人類健康的主要疾病之一，心電圖檢查是臨床上診斷心血管疾病的重要方法。心電圖準確的自動分析與診斷對于心血管疾病的診斷起著關鍵的作用，也是國內外學者所熱衷的研究課題。QRS復合波的檢測是心電自動分析的關鍵環節，檢出的位置精度關系到后續處理和分析的正確性和準確性。 本文在總結前人工作的基礎上，對基于小波變換的QRS復合波檢測算法做了深入研究;并針對小波變換算法與心電檢測算法的結構提出了一種硬件實現方法。本文的主要內容包括基于小波變換的心電信號檢測算法設計和該算法在FPGA系統上的實現兩個部分。 對國內外近年內發展起來的各種心電檢測方法進行了總結，并綜合考慮檢出率和硬件實現的實時性等問題，采用小波變換方法對QRS復合波進行檢測。根據QRs復合波經小波變換后，心電特征波在某些尺度上對應有相對明顯的模極值對，通過在對應尺度上判斷模極值對，進而檢測出對應的特征波。 設計了基于小波變換的心電信號檢測算法的FPGA實現系統。系統主要包含三個模塊：心電信號預處理模塊、小波分解模塊和檢測模塊。心電信號預處理模塊對輸入的心電信號進行濾波預處理，以消除工頻干擾和基線漂移。小波分解模塊采用流水線設計，即把各層小波分解分成各個模塊獨立實現，以提高運算效率。檢測模塊的功能是利用小波分解模塊的輸出結果在各尺度上尋找模極值對，并根據檢測策略檢測QRS復合波。 本文采用Veillog語言對設計進行了仿真驗證，并通過MIT-BIH心律失常標準數據庫對本文的設計實現進行性能評估，獲得了較好的檢出率。同時，綜合結果也表明系統時鐘能夠工作在較高的頻率，足以滿足高速實時對心電信號的處理與檢測。
上傳時間： 2013-04-24
上傳用戶：daoxiang126
本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/
上傳時間： 2013-05-20
上傳用戶：redmoons
共模干擾和差模干擾及其抑制技術，是擴干擾技術的基礎。
上傳時間： 2013-04-24
上傳用戶：003030
正交頻分復用（OFDM）是一種無線環境下的高速傳輸技術，它使用一系列低速子載波并行傳輸數據，具有抗多徑干擾的能力、能以很高的頻譜利用率實現高速數據傳輸等優點。數字音頻廣播（DAB）系統中采用OFDM調制技術。 本文首先概述了OF'DM的基本原理和實現方法，分析了DAB中不同模式下OFDM調制的參數和特點。實現OFDM的核心技術是快速傅立葉變換（FFT）。本文在分析研究了多種FFT算法的基礎上選擇了最適合FPGA實現的，滿足DAB系統中OFDM調制要求的FFT算法，即將2048點FFT分解為基-4和基-2混合基算法。 本文研究重點是使用FPGA實現2048點復數FFT處理器。2048點FFT由五級基-4運算和一級基-2運算組成。針對這一算法以及FPGA特點，進行系統結構設計、各個模塊設計、FPGA實現和測試。一個基-4和基-2復用的蝶形運算模塊是整個FFT處理器的核心部分。此外系統還包括：系統控制模塊，地址產生模塊，RAM和ROM。本文特別針對2048點按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數據地址和旋轉因子地址生成的方法。 仿真和驗證表明，運算的結果可以達到一定的精度要求，運算速度滿足系統要求，說明該OFDM調制器的設計是可行的，可以應用于DAB系統中
上傳時間： 2013-06-05
上傳用戶：star_in_rain
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
采用現場可編程門陣列(FPGA)可以快速實現數字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間： 2013-05-18
上傳用戶：ukuk
由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。
上傳時間： 2013-04-24
上傳用戶：mingaili888
