用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計
標(biāo)簽： VHDL FPGA FIR 語言
上傳時間： 2013-08-07
上傳用戶：ukuk
高分辨率實時圖象采集系統(tǒng)的設(shè)計方案，利用FPGA進(jìn)行設(shè)計的
標(biāo)簽： 高分辨率 圖象采集 設(shè)計方案
上傳時間： 2013-08-16
上傳用戶：haohaoxuexi
基于FPGA的調(diào)頻高斯濾波器介紹了用FPGA實現(xiàn)的調(diào)頻高斯濾波器。
標(biāo)簽： FPGA 調(diào)頻 濾波器 高斯
上傳時間： 2013-08-17
上傳用戶：x4587
一種計算高階矩陣奇異值分解的FPGA實現(xiàn)方法。
標(biāo)簽： FPGA 計算 矩陣 奇異值分解
上傳時間： 2013-08-21
上傳用戶：253189838
基于FPGA的高分辨率VGA顯示控制器的設(shè)計
標(biāo)簽： FPGA VGA 高分辨率 顯示控制器
上傳時間： 2013-08-23
上傳用戶：lizhen9880
數(shù)據(jù)采集 基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計
標(biāo)簽： FPGA DSP 高精度 數(shù)據(jù)采集卡
上傳時間： 2013-08-29
上傳用戶：2728460838
此代碼是我們在單片機來控制CPLD記數(shù),然后讀出并轉(zhuǎn)換數(shù)據(jù),精度很高,在我們學(xué)校的電子設(shè)計大賽上還獲的了二等獎
標(biāo)簽： CPLD 電子設(shè)計大賽 用單片機 控制
上傳用戶：chengxin
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實現(xiàn)方法
上傳時間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
標(biāo)簽： FPGA GPS 模擬 動態(tài)
上傳用戶：pwcsoft
FPGAadvantage61Crack.rar is for MentorGraphics高端設(shè)計工具FPGAAdvantage
標(biāo)簽： FPGAAdvantage 高端 設(shè)計工具
上傳時間： 2013-09-03
上傳用戶：黃蛋的蛋黃
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<noscript id="0kmwc"></noscript>
