簡述了SPI總線協(xié)議工作時序和配置要求，通過一個成功的實例詳細(xì)介紹了使用SPI 總線實現(xiàn)DSP與MCU之間的高速通信方法，并參考實例給出了SPI接口的硬件連接、初始化、 以及傳輸測試程序的編寫方法。 關(guān)鍵詞：SPI接口；McBSP；總線；高速通信
上傳時間： 2013-04-24
上傳用戶：jhksyghr
為了提高CPU模塊之間的點對點通信速率，通過對以太網(wǎng)控制器MAC的研究，設(shè)計出一種點對點高速通信控制器。該控制器是基于媒體無關(guān)接口MII和以太網(wǎng)收發(fā)器的點對點高速通信控制器。利用VHDL語言編寫該控制器的相關(guān)代碼，使用MAXPLUSⅡ?qū)υ摽刂破鞯臄?shù)據(jù)發(fā)送和數(shù)據(jù)接收進行仿真，并在實驗室樣機上進行實現(xiàn)。仿真結(jié)果和實驗結(jié)果表明這種點對點高速通信控制器的設(shè)計方法是可行的。
上傳時間： 2013-11-09
上傳用戶：zhangxin
高速通信系統(tǒng)中均衡器的幾種結(jié)構(gòu)說明與比較，對設(shè)計SerDes的朋友有幫助
標(biāo)簽： 高速通信系統(tǒng) 均衡器 比較
上傳時間： 2016-12-10
上傳用戶：lacsx
wishbone總線的VHDL源代碼 wishbone適用于與FPGA中IP核的高速通信，其接口簡單，速度快 成為ip通信的主流
標(biāo)簽： wishbone VHDL FPGA IP核
上傳時間： 2014-01-09
上傳用戶：maizezhen
普通光耦高速通信TLP521用于115200bps
標(biāo)簽： 光耦
上傳時間： 2015-07-06
上傳用戶：zts940611
本文采用 altera 公司cyclone 系列芯片ep1c12 實現(xiàn)了與ts101／ts201 兩種芯片的鏈路口的雙工通信，并給出了具體的設(shè)計實現(xiàn)方法。其中ts101 的設(shè)計已經(jīng)成功應(yīng)用于某
標(biāo)簽： FPGA DSP 架構(gòu) 接口設(shè)計
上傳時間： 2013-06-15
上傳用戶：hmy2st
為了滿足現(xiàn)代高速通信中頻率快速轉(zhuǎn)換的需求，基于坐標(biāo)旋轉(zhuǎn)數(shù)字計算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接數(shù)字頻率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）電路設(shè)計方案。采用MATLAB和Xilinx System Generator開發(fā)工具搭建電路的系統(tǒng)模型，通過現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）完成電路的寄存器傳輸級（RTL，Register Transfer Level）驗證，仿真結(jié)果表明電路設(shè)計具有很高的有效性和可行性。
標(biāo)簽： CORDIC ODDFS 算法 電路設(shè)計
上傳時間： 2013-11-09
上傳用戶：hfnishi
本文采用 altera 公司cyclone 系列芯片ep1c12 實現(xiàn)了與ts101／ts201 兩種芯片的鏈路口的雙工通信，并給出了具體的設(shè)計實現(xiàn)方法。其中ts101 的設(shè)計已經(jīng)成功應(yīng)用于某信號處理機中。
標(biāo)簽： FPGA DSP 架構(gòu) 接口設(shè)計
上傳時間： 2014-01-12
上傳用戶：ZJX5201314
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時間： 2013-11-06
上傳用戶：smallfish
文章分析了雷達高速寬帶數(shù)字接收與恢復(fù)的現(xiàn)狀，以及制約其發(fā)展的關(guān)鍵因素，提出基于高速串行器/解串器、FPGA和正交數(shù)字上變頻器的高速寬帶數(shù)字接收與恢復(fù)系統(tǒng)方案。系統(tǒng)以光纖為傳輸媒介，以FPGA為控制核心，正交調(diào)試器為信號調(diào)制平臺，完成高速數(shù)字接收、基帶信號預(yù)處理與基帶信號的上變頻等功能。該系統(tǒng)具有誤碼率低、可靠性高的優(yōu)點。
標(biāo)簽： 光纖技術(shù) 雷達 技術(shù)研究 高速通信
上傳時間： 2014-12-28
上傳用戶：czl10052678
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
