亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速信號(hào)

  • HT45F23 ADC 功能應(yīng)用實例

    具備處理外部模擬信號功能是很多電子設(shè)備的基本要求。為了將模擬信號轉(zhuǎn)換為數(shù)字信 號,就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起,就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道,12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說明中,將介紹如何 使用HT45F23 微控制器的A/D 功能。

    標(biāo)簽: 45F F23 ADC HT

    上傳時間: 2013-10-27

    上傳用戶:nostopper

  • pcb layout design(臺灣硬件工程師15年經(jīng)驗

    PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setup􀃆pads􀃆stacks

    標(biāo)簽: layout design pcb 硬件工程師

    上傳時間: 2013-11-17

    上傳用戶:cjf0304

  • look1為電子看板的第二個芯片

    look1為電子看板的第二個芯片,使用自制的握手信號與look通訊,可以進(jìn)行數(shù)據(jù)傳送,以及控制16個數(shù)碼管顯示,此案例已成功用於生產(chǎn)現(xiàn)志,所用的元件很少,功能較大呢

    標(biāo)簽: look1 芯片

    上傳時間: 2017-01-02

    上傳用戶:han_zh

  • AVR ATmega48 SPI最簡單測試碼! 透過spi_data[x]陣列寫入想要傳送的資料

    AVR ATmega48 SPI最簡單測試碼! 透過spi_data[x]陣列寫入想要傳送的資料, 而x則是控制傳送第x筆數(shù),而接腳輸出則在PortB的預(yù)設(shè)接腳內(nèi),只要修改spi_data就可以透過示波器看到SPI的信號了!

    標(biāo)簽: spi_data ATmega AVR SPI

    上傳時間: 2014-06-09

    上傳用戶:jcljkh

  • Verilog HDL的程式

    Verilog HDL的程式,上網(wǎng)找到SPI程式, vspi.v這程式相當(dāng)好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進(jìn)行模擬,而最外層的程式是test_createspi.v!

    標(biāo)簽: Verilog HDL 程式

    上傳時間: 2017-03-06

    上傳用戶:onewq

  • 東元TSDA伺服手冊

    安裝塌所1、通凰良好少溫策及灰座之塌所。2、雜腐蝕性、引火性氛髓、油急、切削液、切前粉、戴粉等聚境。3、雜振勤的場所。4、雜水氟及踢光直射的場所。1、本距勤器探用自然封流冷御方式正隨安裝方向局垂直站立方式2、在配電箱中需考感溫升情況未連有效散熟及冷御效果需保留足豹的空固以取得充分的空氟。3、如想要使控制箱內(nèi)溫度連到一致需增加凰扇等散熱毅倩。4、組裝睛廊注意避免贊孔屑及其他翼物掉落距勤器內(nèi)。5、安裝睛請硫資以M5螺練固定。6、附近有振勤源時請使用振勤吸收器防振橡腥來作腐噩勤器的防振支撐。7、勤器附近有大型磁性陰嗣、熔接樓等雄部干援源睛,容易使距勤器受外界干攝造成誤勤作,此時需加裝雄部濾波器。但雍訊濾波器舍增加波漏電流,因此需在愿勤器的輸入端裝上經(jīng)緣羹愿器(Transformer)。*配象材料依照使用電象規(guī)格]使用。*配象的喪度:指令輸入象3公尺以內(nèi)。編碼器輸入綜20公尺以內(nèi)。配象時請以最短距薄速接。*硫賞依照操單接象圈配象,未使用到的信貌請勿接出。*局連輸出端(端子U、V、W)要正硫的速接。否則伺服焉速勤作舍不正常。*隔雄綜必須速接在FG端子上。*接地請以使用第3砸接地(接地電阻值腐100Ω以下),而且必須罩黏接地。若希望易速輿械之周腐紀(jì)緣狀懲畸,請將連接地。*伺服距勤器的輸出端不要加裝電容器,或遇(突波)吸收器及雅訊濾波器。*裝在控制輸出信號的DC繼電器,其遏(突波)吸收用的二梗溜的方向要速接正硫,否則食造成故障,因而雜法輸出信猶,也可能影馨緊急停止的保渡迎路不座生作用。*腐了防止雍部造成的錯溪勤作,請?zhí)较铝械耐茫赫堅陔娫瓷霞尤虢?jīng)緣雯愿器及雅亂濾波器等裝置。請將勤力緣(雷源象、焉連緣等的蘊雷回路)奧信蔬緣相距30公分以上來配練,不要放置在同一配緣管內(nèi)。

    標(biāo)簽: tsda

    上傳時間: 2022-05-28

    上傳用戶:zhanglei193

  • 利用SPCOMM和Socket寫的高速短信串口服務(wù)器

    利用SPCOMM和Socket寫的高速短信串口服務(wù)器

    標(biāo)簽: SPCOMM Socket 短信 串口服務(wù)器

    上傳時間: 2013-12-03

    上傳用戶:manlian

  • 高速7號信令解碼模塊 高速7號信令解碼模塊 高速7號信令解碼模塊

    高速7號信令解碼模塊 高速7號信令解碼模塊 高速7號信令解碼模塊

    標(biāo)簽: 信令 解碼模塊

    上傳時間: 2017-06-02

    上傳用戶:wendy15

  • 基于FPGA技術(shù)的星載高速復(fù)接器設(shè)計

    隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗證這個模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計硬件電路,設(shè)計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實驗調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗,同時對設(shè)計方法進(jìn)行驗證.驗證結(jié)果完全符合設(shè)計目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

    標(biāo)簽: FPGA 星載 復(fù)接器

    上傳時間: 2013-07-17

    上傳用戶:wfl_yy

  • MT-013 評估高速DAC性能

    ADC需要FFT處理器來評估頻譜純度,DAC則不同,利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產(chǎn)生的模擬輸出。DAC評估的挑戰(zhàn)在于要產(chǎn)生從單音正弦波到復(fù)雜寬帶CDMA信 號的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術(shù)來產(chǎn)生,但更復(fù)雜的數(shù)字 信號則需要利用更精密、更昂貴的字發(fā)生器來產(chǎn)生。 評估高速DAC時,最重要的交流性能指標(biāo)包括:建立時間、毛刺脈沖面積、失真、無雜散 動態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時域指標(biāo),然后討論頻域指標(biāo)。

    標(biāo)簽: 013 DAC MT 性能

    上傳時間: 2013-10-27

    上傳用戶:Vici

主站蜘蛛池模板: 白城市| 石屏县| 恩施市| 娱乐| 什邡市| 胶南市| 丰县| 旬阳县| 武邑县| 旬邑县| 平安县| 松桃| 漳州市| 苍南县| 左贡县| 抚顺县| 青浦区| 嘉义市| 黄梅县| 陇南市| 宜章县| 泰州市| 阿勒泰市| 浠水县| 凯里市| 左权县| 平利县| 巩留县| 南乐县| 庆元县| 正蓝旗| 温州市| 甘孜| 剑川县| 左贡县| 彭阳县| 南郑县| 沙雅县| 南木林县| 武汉市| 仲巴县|