av不卡一区,久草在线资源站手机版,国产a久久精品一区二区三区

高速信號

高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)

數(shù)據(jù)采集處理技術是現(xiàn)代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領域。隨著信息科學的飛速發(fā)展，人們面臨的信號處理任務越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優(yōu)勢，在設計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關注。本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)技術，為需要大容量存儲器的系統(tǒng)設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計方案，并從總體設計構想到各邏輯細節(jié)實現(xiàn)都進行了詳細描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結果表明本設計完全能夠滿足系統(tǒng)的性能指標。

標簽： 高速實時數(shù) 采集系統(tǒng)

上傳時間： 2013-06-24

上傳用戶：lansedeyuntkn
卷積編碼和維特比譯碼的FPGA實現(xiàn)

由于其很強的糾錯性能和適合硬件實現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現(xiàn)、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實現(xiàn)的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。其次，論文介紹了編解碼器的軟、硬件設計和調試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現(xiàn)策略，編譯碼器的時序、邏輯綜合等；根據(jù)軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯編碼的數(shù)傳系統(tǒng)進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：mingaili888
OFDM發(fā)射機系統(tǒng)的FPGA設計

無線局域網(wǎng)是計算機網(wǎng)絡技術和無線通信技術相結合的產物，是利用無線媒介傳輸信息的計算機網(wǎng)絡。在無線通信信道中，由于多徑時延不可避免地存在符號間干擾，正交頻分復用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術，引起了廣泛關注。在無線局域網(wǎng)(WLAN)系統(tǒng)中，OFDM調制技術已經(jīng)被采用作為其物理層標準，并且公認為是下一代無線通信系統(tǒng)中的核心技術。基于IEEE802.11a的無線局域網(wǎng)標準的物理層采用了OFDM技術，能有效的對抗多徑信道衰落，達到54Mbps的速度，而未來而的IEEE802.11n將達到100Mbps的高速。因此，研發(fā)以OFDM為核心的原型機研究非常有必要。本文在深入理解OFDM技術的同時，結合相應的EDA工具對系統(tǒng)進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶發(fā)射機系統(tǒng)的FPGA實現(xiàn)方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中，針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對發(fā)射機系統(tǒng)各個模塊進行了詳細設計和仿真： (1)訓練序列生成模塊，包括長，短訓練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調制映射； (3)數(shù)據(jù)模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調制映射； (4)OFDM處理部分，包括導頻插入，加循環(huán)前綴，IFFT處理； (5)對整個發(fā)射處理部分聯(lián)調，并給出仿真結果另外，還完成了接收機部分模塊的FPGA設計，并給出了相應的頂層結構與仿真波形。最后提出了改進和進一步開發(fā)的方向。

標簽： OFDM FPGA 發(fā)射機

上傳時間： 2013-04-24

上傳用戶：李彥東
海信HDP2968CH／HDP2978CH(ASIC機芯8380)彩電電路圖

海信HDP2968CH彩電電路圖海信HDP2968CH彩色電視機電路圖，海信HDP2968CH彩電圖紙，海信HDP2968CH原理圖

標簽： HDP 2968 CH 2978

上傳時間： 2013-05-21

上傳用戶：zhangsan123
基于小波變換的圖像去噪算法研究

隨著多媒體技術的發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應用系統(tǒng)的核心和基礎。它的發(fā)展主要依賴于兩個性質不同、自成體系但又緊密相關的研究領域：圖像處理算法及其相應的電路實現(xiàn)。圖像處理系統(tǒng)的硬件實現(xiàn)—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(Field Programmable Gate Array)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數(shù)據(jù)量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種方式，基于FPGA的圖像處理方式的系統(tǒng)更適合于圖像的預處理。本文設計了—種基于FPGA的小波域圖像去噪系統(tǒng)。首先，闡述了基于小波變換的圖像去噪算法原理，重點討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應的Matlab 仿真；然后，為了改進鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點，本文提出了基于最小二乘支持向量機(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準則同時結合小波系數(shù)尺度間關系的鄰域閾值去噪算法。經(jīng)Matlab實驗表明，相比于其他幾種經(jīng)典算法，本文提出的兩種改進算法在濾除噪聲的同時能更好地保護圖像細節(jié)，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎上本文將提出的改進小波鄰域閾值去噪算法進行了相應的簡化，以滿足低噪聲處理要求且易于在FPGA上實現(xiàn)；最后，給出了基于 FPGA的小波鄰域閾值去噪系統(tǒng)的總體結構和FPGA內部各功能模塊的具體實現(xiàn)方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統(tǒng)核心控制模塊，并對各個系統(tǒng)模塊和整體進行了仿真驗證，結果表明本文設計的基于FPGA 的小波鄰域閾值去噪系統(tǒng)能滿足實際的圖像處理要求，具有一定的理論和實際應用價值。關鍵詞：圖像處理系統(tǒng)，F(xiàn)PGA，圖像去噪算法，小波變換

標簽： 小波變換圖像去噪算法研究

上傳時間： 2013-05-16

上傳用戶：450976175
應用FPGA的高速數(shù)據(jù)采集

隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對此需求，實現(xiàn)了一種應用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測量儀器提供良好的采集數(shù)據(jù)。　　本文設計了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對此系統(tǒng)設計了基于AD9446的模數(shù)轉換采集板，再將模數(shù)轉換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進行數(shù)據(jù)的壓縮以及緩沖存儲，最后由DSP調入數(shù)據(jù)進行數(shù)據(jù)的處理。本文的設計主要分為兩部分，一部分為模數(shù)轉換采集板的設計與調試，另一部分為采集控制模塊的設計與仿真。　　經(jīng)設計與調試，模數(shù)轉換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實時地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測量儀器的要求。

標簽： FPGA 高速數(shù)據(jù) 采集

上傳時間： 2013-05-24

上傳用戶：chuckbassboy
51單片機的GSM收發(fā)短信C程序

：51單片機的GSM收發(fā)短信C程序，包括了字庫轉換及IIC通信程序

標簽： GSM 51單片機 C程序收發(fā)

上傳時間： 2013-04-24

上傳用戶：change0329
AVR高速嵌入式單片機原理與應用(修訂版)

·作者：耿德根　宋建國　馬潮　葉勇建　出版社：北京航空航天大學出版社圖書簡介：本書詳細介紹ATMEL公司開發(fā)的AVR高速嵌入式單片機的結構；講述AVR單片機的開發(fā)工具和集成開發(fā)環(huán)境（IDE）,包括avr Studio調試工具、AVR單片機匯編器和單片機串行下載編程；學習指令系統(tǒng)時,每條指令均有實例,邊學習邊調試,使學習者看得見指令流向及操作結果,真正理解每條指令的功能及使用注意事項；介紹AVR系列多

標簽： AVR 高速嵌入式單片機原理

上傳時間： 2013-07-17

上傳用戶：569342831
高速數(shù)字設計（完整版）

高速數(shù)字設計及信號完整性分析是從事硬件設計必讀之物。

標簽： 高速數(shù)字

上傳時間： 2013-05-26

上傳用戶：熊少鋒
美信半導體產品選型指南

美信半導體是全球領先的半導體制造供應商，Maxim的電能計量方案提供全面的SoC器件選擇，是多芯片方案的高精度、高性價比替代產品。無與倫比的動態(tài)范圍和獨特的32位可編程測量引擎，使得我們的單芯片方案能夠滿足不同用戶的需求。為各種類型的表計開發(fā)提供了一條高效、便捷的途徑，以滿足ANSI和IEC的市場要求。 ● 產品滿足不同國家對智能表系統(tǒng)以及低端瓦時(Wh)表、防篡改設計以及預付費設備的要求； ● 完備的開發(fā)工具加快軟件開發(fā)、測試和原型設計，縮短研發(fā)周期和產品上市時間。

標簽： 美信半導體產品選型指南

上傳時間： 2013-04-24

上傳用戶：lgnf