CCSDS組織(空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì))于2005年公布了新的圖像壓縮標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)算法采用基于小波變換的比特平面編碼方法，支持無(wú)損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能，能滿足實(shí)際應(yīng)用中的多種需求。同時(shí)該算法具有較低的算法復(fù)雜度，易于低功耗硬件實(shí)現(xiàn)，并且對(duì)航天圖像具有較高的適應(yīng)性，因此，在航天應(yīng)用方面具有廣闊的前景。 本論文主要針對(duì)CCSDS圖像壓縮算法的FPGA硬件實(shí)現(xiàn)，在有限的硬件資源下，提出高速高效的CCSDS圖像壓縮編碼器設(shè)計(jì)方案并在已有的FPGA硬件平臺(tái)上加以實(shí)現(xiàn)。本文首先對(duì)CCSDS圖像壓縮算法的編碼原理進(jìn)行詳細(xì)介紹；然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實(shí)現(xiàn)方案，并給出了進(jìn)行批量仿真測(cè)試的仿真平臺(tái)設(shè)計(jì)方案。最后在Xilinx VIRTEX-II FPGA平臺(tái)上經(jīng)過(guò)成功驗(yàn)證，測(cè)試結(jié)果表明系統(tǒng)各項(xiàng)技術(shù)指標(biāo)可滿足星載圖像壓縮的要求。
標(biāo)簽： CCSDS 算法 星載 圖像壓縮系統(tǒng)
上傳時(shí)間： 2013-06-13
上傳用戶：wanghui2438
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 本研究通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。
標(biāo)簽： FPGA ADC 并行測(cè)試 方法研究
上傳時(shí)間： 2013-06-07
上傳用戶：gps6888
·摘 要:本文介紹基于計(jì)算機(jī)并行端口的微型步進(jìn)電機(jī)控制系統(tǒng)。針對(duì)雙極型兩相步進(jìn)電機(jī)，設(shè)計(jì)了由集成音頻功率放大器TDA1521組成的步進(jìn)電機(jī)平衡橋式功率驅(qū)動(dòng)電路；由計(jì)算機(jī)并行端口的數(shù)據(jù)端口組成步進(jìn)電機(jī)的脈沖分配器，由軟件實(shí)現(xiàn)步進(jìn)電機(jī)的脈沖分配、電機(jī)的速度控制和斷電相位記憶功能，通過(guò)對(duì)數(shù)據(jù)端口的擴(kuò)展實(shí)現(xiàn)對(duì)6個(gè)步進(jìn)電機(jī)的控制。
標(biāo)簽： 并行口 步進(jìn)電機(jī) 控制系統(tǒng)
上傳時(shí)間： 2013-07-15
上傳用戶：lepoke
·作者：耿德根 宋建國(guó) 馬潮 葉勇建 出版社：北京航空航天大學(xué)出版社圖書簡(jiǎn)介：本書詳細(xì)介紹ATMEL公司開(kāi)發(fā)的AVR高速嵌入式單片機(jī)的結(jié)構(gòu)；講述AVR單片機(jī)的開(kāi)發(fā)工具和集成開(kāi)發(fā)環(huán)境（IDE）,包括avr Studio調(diào)試工具、AVR單片機(jī)匯編器和單片機(jī)串行下載編程；學(xué)習(xí)指令系統(tǒng)時(shí),每條指令均有實(shí)例,邊學(xué)習(xí)邊調(diào)試,使學(xué)習(xí)者看得見(jiàn)指令流向及操作結(jié)果,真正理解每條指令的功能及使用注意事項(xiàng)；介紹AVR系列多
上傳時(shí)間： 2013-07-17
上傳用戶：569342831
高速數(shù)字設(shè)計(jì)及信號(hào)完整性分析是從事硬件設(shè)計(jì)必讀之物。
標(biāo)簽： 高速數(shù)字
上傳時(shí)間： 2013-05-26
上傳用戶：熊少鋒
TJA1042 高速CAN收發(fā)器產(chǎn)品數(shù)據(jù)手冊(cè)(中)
標(biāo)簽： 1042 TJA CAN 收發(fā)器
上傳時(shí)間： 2013-06-16
上傳用戶：debuchangshi
·摘 要:討論了直線步進(jìn)電機(jī)的高速運(yùn)行特性，著重分析了它們的極限起動(dòng)速率和極限停止速率，以及極限連續(xù)運(yùn)行頻率和極限力速特性，給出了極限起動(dòng)頻率的估算方法。
標(biāo)簽： 直線步進(jìn)電機(jī)
上傳時(shí)間： 2013-06-03
上傳用戶：fudong911
本文檔是華為的內(nèi)部培訓(xùn)教材，關(guān)于高速數(shù)字電路的設(shè)計(jì)。
標(biāo)簽： 華為 高速數(shù)字 電路設(shè)計(jì)
上傳時(shí)間： 2013-08-06
上傳用戶：ccsdebug
很好的高速電路設(shè)計(jì)實(shí)踐經(jīng)驗(yàn)，是專家無(wú)私的奉獻(xiàn)。好的話請(qǐng)給評(píng)價(jià)，謝謝。
上傳時(shí)間： 2013-05-17
上傳用戶：jxfzjh
高速數(shù)字電路設(shè)計(jì)。第一章 互連的重要性，第二章 理想傳輸線構(gòu)造，第三章 串?dāng)_，第四章 非理想連接問(wèn)題，第五章 連接器，過(guò)孔和封裝
標(biāo)簽： 高速數(shù)字 電路設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：zhanditian
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
