神马影视一区二区,天堂av一区,日本片在线看

高速數(shù)據(jù)

高速電路交換數(shù)據(jù)（HSCSD）又稱為高速數(shù)據(jù)，是GSM演進(jìn)過程中第一種滿足速度這一需求的技術(shù)。

基于ARM_Linux的無(wú)線數(shù)據(jù)采集系統(tǒng)

微處理器技術(shù)、傳感器技術(shù)和無(wú)線通信技術(shù)的進(jìn)步，推動(dòng)了無(wú)線數(shù)據(jù)采集系統(tǒng)的產(chǎn)生和發(fā)展。數(shù)據(jù)采集技術(shù)廣泛應(yīng)用于雷達(dá)、通信、遙感遙測(cè)等領(lǐng)域。在各種信息的獲取中，對(duì)高速數(shù)據(jù)采集的需求非常廣泛。隨著測(cè)控技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集系統(tǒng)的智能化和網(wǎng)絡(luò)化水平也提出了更高的要求。并且由于通訊網(wǎng)絡(luò)的飛速發(fā)展，移動(dòng)通信與實(shí)際應(yīng)用的結(jié)合使得各種基于GPRS網(wǎng)絡(luò)的無(wú)線數(shù)據(jù)傳輸系統(tǒng)成為當(dāng)前遠(yuǎn)距離無(wú)線通訊領(lǐng)域最為廣泛的應(yīng)用。本課題將廣泛應(yīng)用的嵌入式控制器引入到數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中，并結(jié)合GPRS優(yōu)秀的網(wǎng)絡(luò)特性，實(shí)現(xiàn)了一個(gè)低功耗、智能化、網(wǎng)絡(luò)化、軟硬件可根據(jù)具體測(cè)量任務(wù)適當(dāng)裁減的無(wú)線高速數(shù)據(jù)采集平臺(tái)。本設(shè)計(jì)采用32位ARM處理器S3C2410為核心器件，配以FPGA+DDRSDRAM高速數(shù)據(jù)采集模塊，GPRS數(shù)據(jù)通信模塊，在Linux嵌入式操作系統(tǒng)和應(yīng)用軟件的支持下，實(shí)現(xiàn)了數(shù)字化高速采集，數(shù)字化無(wú)線數(shù)據(jù)網(wǎng)絡(luò)傳輸?shù)默F(xiàn)場(chǎng)數(shù)據(jù)采集系統(tǒng)。該平臺(tái)采集的現(xiàn)場(chǎng)數(shù)據(jù)主要為各種傳感器輸出的電壓模擬量。前端數(shù)據(jù)采集模塊的FPGA控制高速AD轉(zhuǎn)換器將輸入的模擬量信號(hào)采集后，存儲(chǔ)在由DDRSDRAM構(gòu)成的大容量緩存中，再經(jīng)過嵌入式系統(tǒng)中的微控制器進(jìn)行各種處理，然后將處理結(jié)果保存在ARM系統(tǒng)的SDRAM內(nèi)存，最后通過在ARM系統(tǒng)模塊擴(kuò)展的GPRS模塊，將采集到的數(shù)據(jù)通過GPRS網(wǎng)絡(luò)發(fā)送出去。 IAnux由于其代碼開放性以及強(qiáng)大的網(wǎng)絡(luò)功能等特點(diǎn)，在許多的嵌入式網(wǎng)絡(luò)設(shè)備中有著廣泛應(yīng)用，與其他的嵌入式操作系統(tǒng)相比，具有著更多的優(yōu)勢(shì)。因此本課題將其作為硬件平臺(tái)的操作系統(tǒng)。基于ARM的嵌入式數(shù)據(jù)采集與處理系統(tǒng)結(jié)構(gòu)清晰、通用性好、可擴(kuò)展性強(qiáng)，可為各種嵌入式應(yīng)用提供一套完整的硬、軟件解決方案，在工業(yè)測(cè)量與控制領(lǐng)域具有較為廣闊的應(yīng)用前景。

標(biāo)簽： ARM_Linux 無(wú)線數(shù)據(jù) 采集系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：xlcky
基于ARM的嵌入式數(shù)據(jù)存儲(chǔ)系統(tǒng)研究

隨著電子技術(shù)的不斷發(fā)展，嵌入式系統(tǒng)越來(lái)越多地在控制類、消費(fèi)類、通訊類等電子產(chǎn)品廣泛應(yīng)用，嵌入式技術(shù)也越來(lái)越和人們的生活緊密結(jié)合。同時(shí)，計(jì)算機(jī)硬件的發(fā)展以及數(shù)據(jù)量的增加，對(duì)存儲(chǔ)設(shè)備的要求也越來(lái)越高。本文深入研究了嵌入式系統(tǒng)中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)交換，提出了一套完整的嵌入式系統(tǒng)中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)交換的設(shè)計(jì)方案，并詳細(xì)介紹了其實(shí)現(xiàn)過程。Flash存儲(chǔ)器由于體積小、功耗低、性能穩(wěn)定等特點(diǎn)在便攜式電子產(chǎn)品中得到了廣泛的應(yīng)用。Flash存儲(chǔ)器主要有兩種形式：Nor Flash和Nand Flash。Nor Flash具有XIP特性，可以直接在芯片上執(zhí)行代碼，而且讀取速度較快。Nand Flash存儲(chǔ)密度大、容量大、生產(chǎn)工藝簡(jiǎn)單、性價(jià)比高，但是控制方式復(fù)雜而且可能會(huì)存在一定的壞塊。SD卡是近年來(lái)流行的大容量便攜式存儲(chǔ)卡。本系統(tǒng)中，我們以Flash和SD卡作為數(shù)據(jù)存儲(chǔ)介質(zhì)。在存儲(chǔ)介質(zhì)的選擇方面，在系統(tǒng)內(nèi)部采用了體積小、容量大、成本低的Flash，并采用Nor和Nand Flash相結(jié)合的方案：在Nor Flash上存儲(chǔ)與系統(tǒng)相關(guān)的軟件和程序，在Nand Flash上存儲(chǔ)用戶數(shù)據(jù)。系統(tǒng)外部采用安全性高、容量大、性能佳的SD卡作存儲(chǔ)容量擴(kuò)展。實(shí)現(xiàn)了基于Atmel公司ARM系列MCU的Flash存儲(chǔ)器和SD卡的硬件電路的設(shè)計(jì)及底層驅(qū)動(dòng)程序的設(shè)計(jì)。本研究分別根據(jù)Nor和Nand Flash數(shù)據(jù)存儲(chǔ)和操作特點(diǎn)，分析了JFFS2和YAFFS的特點(diǎn)以及各自的存儲(chǔ)方式、斷電保護(hù)、損耗平衡、垃圾回收等一系列的策略和機(jī)制，并在Nor和Nand Flash上實(shí)現(xiàn)并優(yōu)化了這些管理機(jī)制。在SD上則采用目前主流操作系統(tǒng)（Windows，Linux等）所支持的FAT16文件格式，完成了從磁盤格式化到文件的讀寫等標(biāo)準(zhǔn)API函數(shù)，實(shí)現(xiàn)了嵌入式系統(tǒng)的高速數(shù)據(jù)交換。

標(biāo)簽： ARM 嵌入式數(shù)據(jù)存儲(chǔ) 系統(tǒng)研究

上傳時(shí)間： 2013-04-24

上傳用戶：qulele
基于FPGA技術(shù)的星載高速?gòu)?fù)接器設(shè)計(jì)

隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速?gòu)?fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語(yǔ)言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語(yǔ)言對(duì)高速?gòu)?fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來(lái)自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速?gòu)?fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來(lái)的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

標(biāo)簽： FPGA 星載復(fù)接器

上傳時(shí)間： 2013-07-17

上傳用戶：wfl_yy
高速數(shù)據(jù)采集及海量存儲(chǔ)系統(tǒng)

數(shù)據(jù)采集技術(shù)是信息科學(xué)的重要組成部分，也是現(xiàn)代檢測(cè)技術(shù)的基礎(chǔ)。隨著現(xiàn)代科學(xué)技術(shù)的應(yīng)用需求，數(shù)據(jù)采集經(jīng)常與數(shù)據(jù)處理、存儲(chǔ)作為一個(gè)完整的系統(tǒng)用于航空航天、圖像分析、雷達(dá)探測(cè)等領(lǐng)域；另一方面，隨著制造工藝的發(fā)展，采...

標(biāo)簽： 高速數(shù)據(jù) 采集海量存儲(chǔ)

上傳時(shí)間： 2013-05-23

上傳用戶：小小小熊
應(yīng)用PCI 9656的數(shù)據(jù)接收卡設(shè)計(jì)

PCI 9656是PLX公司設(shè)計(jì)的一款高速PCI I/O芯片，可應(yīng)用于66MHz、64bit PCI和CompactPCI總線。文章簡(jiǎn)述了PCI 9656的主要功能，介紹了一種應(yīng)用PCI 9656的CompactPCI數(shù)據(jù)接收卡設(shè)計(jì)。設(shè)計(jì)中采用MAXII系列CPLD建立了PCI 9656與FIFO間的數(shù)據(jù)通道，可滿足高速數(shù)據(jù)傳輸?shù)囊蟆?/p>
標(biāo)簽： 9656 PCI 數(shù)據(jù)接收

上傳時(shí)間： 2014-11-28

上傳用戶：1184599859
基于USB接口的數(shù)據(jù)采集模塊的設(shè)計(jì)與實(shí)現(xiàn)

基于USB接口的數(shù)據(jù)采集模塊的設(shè)計(jì)與實(shí)現(xiàn)Design and Implementation of USB-Based Data Acquisition Module路永伸(天津科技大學(xué)電子信息與自動(dòng)化學(xué)院，天津300222)摘要文中給出基于USB接口的數(shù)據(jù)采集模塊的設(shè)計(jì)與實(shí)現(xiàn)。硬件設(shè)計(jì)采用以Adpc831與PDIUSBDI2為主的器件進(jìn)行硬件設(shè)計(jì)，采用Windriver開發(fā)USB驅(qū)動(dòng)，并用Visual C十十6.0對(duì)主機(jī)軟件中硬件接口操作部分進(jìn)行動(dòng)態(tài)鏈接庫(kù)封裝。關(guān)鍵詞USB 數(shù)據(jù)采集Adpc831 PDNSBDI2 Windriver動(dòng)態(tài)鏈接庫(kù)Abstract T hed esigna ndim plementaitono fU SB-BasedD ataA cquisiitonM oduleis g iven.Th ec hips oluitonm ainlyw ithA dpc831a ndP DTUSBD12i sused for hardware design. The USB drive is developed場(chǎng)Wmdriver, and the operation on the hardware interface is packaged into Dynamic Link Libraries場(chǎng)Visual C++6.0. Keywords USB DataA cquisition Adttc831 PDfUSBD12 Windriver0 引言US B總線是新一代接口總線，最初推出的目的是為了統(tǒng)一取代PC機(jī)的各類外設(shè)接口，迄今經(jīng)歷了1.0,1.1與2.0版本3個(gè)標(biāo)準(zhǔn)。在國(guó)內(nèi)基于USB總線的相關(guān)設(shè)計(jì)與開發(fā)也得到了快速的發(fā)展，很多設(shè)計(jì)者從各自的應(yīng)用領(lǐng)域，用不同方案設(shè)計(jì)出了相應(yīng)的裝置[1,2]。數(shù)據(jù)采集是工業(yè)控制中一個(gè)普遍而重要的環(huán)節(jié)，因此開發(fā)基于USB接口的數(shù)據(jù)采集模塊具有很強(qiáng)的現(xiàn)實(shí)應(yīng)用意義。雖然 US B總線標(biāo)準(zhǔn)已經(jīng)發(fā)展到2.0版本，但由于工業(yè)控制現(xiàn)場(chǎng)干擾信號(hào)的情況比較復(fù)雜，高速數(shù)據(jù)傳輸?shù)目煽啃圆蝗菀妆槐ＷC，并且很多場(chǎng)合對(duì)數(shù)據(jù)采集的實(shí)時(shí)性要求并不高，開發(fā)2.0標(biāo)準(zhǔn)產(chǎn)品的成本又較1.1標(biāo)準(zhǔn)產(chǎn)品高，所以筆者認(rèn)為，在工業(yè)控制領(lǐng)域，目前開發(fā)基于USB總線1.1標(biāo)準(zhǔn)實(shí)現(xiàn)的數(shù)據(jù)采集模塊的實(shí)用意義大于相應(yīng)2.0標(biāo)準(zhǔn)模塊。

標(biāo)簽： USB 接口數(shù)據(jù)采集模塊

上傳時(shí)間： 2013-10-23

上傳用戶：q3290766
FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口

　　現(xiàn)場(chǎng)可編程門陣列（FPGA）與模數(shù)轉(zhuǎn)換器（ADC）數(shù)字?jǐn)?shù)據(jù)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。此外，ADC使用多種多樣的數(shù)字?jǐn)?shù)據(jù)樣式和標(biāo)準(zhǔn)，使這項(xiàng)挑戰(zhàn)更加復(fù)雜。本資料將告訴您有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。

標(biāo)簽： FPGA ADC 數(shù)字接口

上傳時(shí)間： 2013-10-09

上傳用戶：jackgao
基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)

基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互,FPGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動(dòng)程序設(shè)計(jì)及MFC交互界面設(shè)計(jì),最終實(shí)現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。

標(biāo)簽： FPGA LVDS 高速數(shù)據(jù) 通信卡

上傳時(shí)間： 2013-11-24

上傳用戶：3到15
基于FPGA 的低成本長(zhǎng)距離高速傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

為解決目前高速信號(hào)處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號(hào)，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。

標(biāo)簽： FPGA 高速傳輸

上傳時(shí)間： 2013-10-30

上傳用戶：zhishenglu
基于RS485的數(shù)據(jù)通信協(xié)議的設(shè)計(jì)與實(shí)現(xiàn)

基于現(xiàn)場(chǎng)可編程門陣列（FPGA），設(shè)計(jì)了采用RS485標(biāo)準(zhǔn)的數(shù)據(jù)通信協(xié)議。其中，高速信號(hào)接收，采用同步485通信協(xié)議，高速接口包括時(shí)鐘和數(shù)據(jù)兩個(gè)信號(hào)，時(shí)鐘速率3.6864 MHz，利用同步時(shí)鐘上升沿檢測(cè)數(shù)據(jù)。低速信號(hào)接收采用異步485通信協(xié)議，波特率115.2 kbps，每字節(jié)1個(gè)起始位，8個(gè)數(shù)據(jù)位，1個(gè)截止位。針對(duì)高速數(shù)據(jù)接收時(shí)的情況，加入1 MB 容量的靜態(tài)存儲(chǔ)器SRAM作為緩存，保證接收數(shù)據(jù)的可靠性。

標(biāo)簽： 485 RS 數(shù)據(jù)通信協(xié)議

上傳時(shí)間： 2013-10-10

上傳用戶：笨小孩

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频