精品91久久久久,伊人久久一区,2020日本不卡一区二区视频

高速數據

高速電路交換數據（HSCSD）又稱為高速數據，是GSM演進過程中第一種滿足速度這一需求的技術。

高速串行Serdes信號的眼圖抖動測試

隨著新研發單板上高速Serdes信號的增多，信號完整性測試顯的越來越重要，本文檔圍繞Serdes信號的眼圖抖動測試總結一些測試注意事項。新研發單板上高速Serdes信號速率高達2.45G，一些時鐘信號上升/下降沿達到400ps左右，必然需要測量Serdes信號的眼圖、抖動，在這里總結一些測試經驗和注意事項。UBPG1單板上有如下幾種高速數據SERDES信號：1. GE SERDES接口(SGMII接口標準)2. AIF SERDES接口(CPRI接口標準)3. IQ SERDES接口(類CPRI接口標準，自定義幀格式)4. 光口 SERDES接口(CPRI接口標準)對于SERDES信號，其信號電氣特性由IEEE協議規定，在協議中會給出相應的眼圖測試模板及抖動指標，部分芯片廠家會在DATASHEET中給出單獨的眼圖測試模板及抖動指標（一般會比協議要求的更寬松）。UBPG1單板上的SERDES接口按電氣特性分有兩種，一種是SGMII接口（用1000-BASE-CX模板，IEEE協議39節）；一種是CPRI接口（用XAUI模板，IEEE協議49節）。

標簽： 高速 serdes 眼圖抖動

上傳時間： 2022-06-30

上傳用戶：
基于ZPETC的雕刻機直流伺服控制系統設計.rar

在分析現有的雕刻機數控系統優缺點基礎上，結合高速數控技術的發展，提出了基于高性能DSP開發高性價比的雕刻機直流伺服控制系統的總體設計方案。圍繞系統的總體設計方案，在插補算法研究方面，通過小線段高速加工速度銜接的遞歸數學模型的建立和速度輪廓曲線的修正，實現了具有前瞻功能的自適應插補算法。為了提高雕刻機的跟蹤性能和定位精度，在直流伺服控制系統設計中引入了零相位誤差跟蹤控制器(ZPETC)，通過模型辨識、非線性摩擦補償及干擾觀測器的設計，克服了ZPETC存在的對系統建模誤差和參數變化敏感的缺點。在上述研究的基礎上，搭建了以TMS320C2812型32位定點DSP為控制核心、以L6203為功率驅動模塊、以小功率直流電機為執行機構的二維直流伺服實時運動控制硬件系統，且在DSP開發平臺上完成了系統的所有軟件開發。為了實現系統對高速數據通訊的要求，對DSP串口通訊實時性及提高措施進行了深入研究，提出了一種多緩沖區并行協作的方法，很好地解決了數據的實時通訊問題。系統聯調實驗結果表明：所設計的雕刻機直流伺服控制系統運行穩定、跟蹤精度高，加工速度快，可廣泛應用于數控雕刻機產品。

標簽： ZPETC 雕刻機直流伺服控制

上傳時間： 2013-04-24

上傳用戶：chitu38
礦用高爆開關智能保護控制系統的研究與開發.rar

礦井高壓電網多以6KV 供電為主，高壓防爆開關成為了井下供電系統的最為關鍵的設備之一。近年來，由于煤礦開采中因電氣保護失控而引發事故的增長，國家對井下供電系統的可靠性、安全性的要求越來越高，因而采用現代化新技術對礦井下高壓控制設備進行技術改造和創新被提到了一個重要的高度。隨著微機技術的應用與發展，以單片機為核心的高壓開關智能綜合保護技術，能夠較好地完成對多路信號進行處理，增強和增加了保護的功能，其應用對于提高供電質量、保證人身安全、完善電網保護都具有很重要的現實意義。本文設計了一個雙CPU 的保護控制系統，雙CPU 結構就是采用16 位DSP(Digital SignalProcessing)芯片TMS320LF2407A 和增強型51 單片機STC89C58RD+進行分工合作并行處理，前者作為從CPU 完成各種保護功能，后者作為主CPU 完成參數的整定、顯示、數據下放以及PROFIBUS 通訊擴展。既能充分利用DSP 的高速數據處理性能，提高保護動作特性；同時，在不影響數據處理的情況下又擴展了人機界面和總線通訊功能。本文從理論上分析了礦井高壓電網中性點不接地系統的主要故障的電氣特征，并有針對性地提出了零序電流方向型選擇性漏電保護、相敏短路保護和絕緣監視保護，然后分析了采樣原理和算法，確定了同步交流采樣和全波傅立葉算法相結合的采樣計算方法。此外，針對系統可能遇到的各種干擾，在硬件、軟件兩方面進行了抗干擾設計。最后通過試驗數據驗證了系統對線路故障具有可靠的動作特性。該保護控制系統性能穩定、動作可靠，簡單的按鍵操作和醒目的液晶顯示給工作人員帶來了極大方便，實現了檢測、保護、控制和通訊的一體化。本課題是圍繞著天津市科技攻關立項項目“礦用高壓隔爆開關智能控制系統的開發”來進行地研究。

標簽： 開關保護控制系統

上傳時間： 2013-06-11

上傳用戶：xiangwuy
SVPWM算法優化及其FPGACPLD實現.rar

電壓空間矢量脈沖寬度調制技術是一種性能優越、易于數字化實現的脈沖寬度調制方案。在常規SVPWM算法中，判定等效電壓空間矢量所處扇區位置時需要進行坐標旋轉和反正切三角函數的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數的運算，這些復雜計算不可避免地會產生大量計算誤差，對高精度實時控制產生不可忽視的影響，而且這些復雜運算的計算量大，對系統的處理速度要求高，程序設計復雜，系統運行時間長，占用系統資源多。因此，從工程實際應用的角度出發，需要對常規SVPWM算法進行優化設計。本文提出的優化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區中點的方法，達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數據處理能力，傳統的MCU、DSP都難以滿足其要求，而具有高速數據處理能力的FPGA/CPLD則可以很好的實現SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優越性。本文利用MATLAB/Simulink軟件對優化的SVPWM系統原型進行建模和仿真，當仿真效果達到SVPWM系統控制要求后，在XilinxISE環境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入，建立相同功能的SVPWM系統模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優化設計方案的可行性和有效性。

標簽： FPGACPLD SVPWM 算法優化

上傳時間： 2013-06-27

上傳用戶：小儒尼尼奧
PCB故障診斷路內測試系統的研究.rar

電子功能模件是機電產品的基本組成部分，其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品，價格相當昂貴，遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力，本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。本文首先詳細介紹了PCB各種檢測技術的原理和特點，然后根據本課題面向的用戶群和他們對PCB測試的需求，組建PCB內測試系統。本系統基于虛擬儀器設計思想，以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象，包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中：路內測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現了被測對象與PCB上其他元器件的隔離，并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。實踐表明，本系統能對常用電子功能模件進行自動測試，基本達到了預期目標。

標簽： PCB 故障診斷測試系統

上傳時間： 2013-06-06

上傳用戶：klds
SVPWM算法優化及其FPGACPLD實現.rar

電壓空間矢量脈沖寬度調制技術是一種性能優越、易于數字化實現的脈沖寬度調制方案。在常規SVPWM算法中，判定等效電壓空間矢量所處扇區位置時需要進行坐標旋轉和反正切三角函數的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數的運算，這些復雜計算不可避免地會產生大量計算誤差，對高精度實時控制產生不可忽視的影響，而且這些復雜運算的計算量大，對系統的處理速度要求高，程序設計復雜，系統運行時間長，占用系統資源多。因此，從工程實際應用的角度出發，需要對常規SVPWM算法進行優化設計。本文提出的優化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區中點的方法，達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數據處理能力，傳統的MCU、DSP都難以滿足其要求，而具有高速數據處理能力的FPGA/CPLD則可以很好的實現SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優越性。本文利用MATLAB/Simulink軟件對優化的SVPWM系統原型進行建模和仿真，當仿真效果達到SVPWM系統控制要求后，在XilinxISE環境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入，建立相同功能的SVPWM系統模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優化設計方案的可行性和有效性。

標簽： FPGACPLD SVPWM 算法優化

上傳時間： 2013-07-30

上傳用戶：15953929477
基于FPGA語音識別系統設計與實現.rar

近年來，語音識別研究大部分集中在算法設計和改進等方面，而隨著半導體技術的高速發展，集成電路規模的不斷增大與各種研發技術水平的不斷提高，新的硬件平臺的推出，語音識別實現平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統結合后，逐漸向實用化、小型化方向發展。本課題通過對現有各種語音特征參數與孤立詞語音識別模型進行研究的基礎上，重點探索基于動態時間規整算法的DTW模型在孤立詞語音識別領域的應用，并結合基于FPGA的SOPC系統，在嵌入式平臺上實現具有較好精度與速度的孤立詞語音識別系統。本系統整體設計基于DE2開發平臺,采用基于Nios II的SOPC技術。采用這種解決方案的優點是實現了片上系統，減少了系統的物理體積和總體功耗；同時系統控制核心都在FPGA內部實現，可以極為方便地更新和升級系統，大大地提高了系統的通用性和可維護性。此外，由于本系統需要大量的高速數據運算，在設計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現了語音信號的端點檢測模塊，FFT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設計模塊。為了提高系統的整體性能，作者充分利用了FPGA的高速并行的優勢，以及配套開發環境中的Avalon總線自定義硬件外設，使系統處理數字信號的能力大大提高，其性能優于傳統的微控制器和普通DSP芯片。本論文主要包含了以下幾個方面：（1）結合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統的總體設計，在此基礎上進行了系統的軟硬件的選擇和設計。（2）自主設計了純硬件描述語言的驅動電路設計，完成了高速語音采集的工作，并且對存儲數據芯片SRAM中的原始語音數據進行提取導入MATLAB平臺測試數據的正確性。整個程序測試的方式對系統的模塊測試起到重要的作用。（3）完成高速定點256點的FFT模塊的設計，此模塊是系統成敗的關鍵，實現高速實時的運算。（4）結合SOPC的特性，設計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅動接口設計完成用戶定制的系統。（5）進行了整體系統測試，系統可以較穩定地實現實時處理的目的，具有一定的市場潛在價值。

標簽： FPGA 語音識別系統設計

上傳時間： 2013-05-23

上傳用戶：ABCD_ABCD
基于FPGA的通用實時信號處理系統的硬件設計與實現.rar

近年來，以FPGA為代表的數字系統現場集成技術取得了快速的發展，FPGA不但解決了信號處理系統小型化、低功耗、高可靠性等問題，而且基于大規模FPGA單片系統的片上可編程系統(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統的通用信號處理系統使用DSP作為處理核心，系統的可重構型不強，FPGA解決了這一問題，并且現有的FPGA中，多數已集成DSP模塊，結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，FPGA作為處理核心的通用信號處理系統具有很強的可實施性。 @@ 基于上述要求，作者設計和完成了一個基于多FPGA的通用實時信號處理系統。該系統采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數據。作者通過全面的分析，設計了核心板、底板和應用板分離系統架構。該平臺能夠根據實際需求進行靈活的搭配，核心板之間的數據傳輸采用了LVDS(低電壓差分信號)技術，從而使得數據能夠穩定的以非常高的速率進行傳輸。 @@ 本系統屬于高速數字電路的設計范疇，因此必須重視信號完整性的設計與分析問題，作者根據高速電路的設計慣例和軟件輔助設計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上，順利地完成了PCB繪制與調試工作。 @@ 作為系統設計的重要環節，作者還在文中研究了在系統設計過程中出現的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數據通道接口和DDR2存儲器接口設計決定本系統的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統的核心板和底板，完成了應用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作，對其中的部分接口進行了邏輯驗證。 @@ 經過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點，能夠滿足當前一些信號處理系統對高速、實時處理的要求，可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發工作，為進一步研究和設計通用、實時信號處理系統打下了堅實的基礎。 @@關鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS

標簽： FPGA 實時信號處理系統

上傳時間： 2013-05-27

上傳用戶：qiaoyue
OFDM無線局域網關鍵技術的FPGA實現.rar

無線局域網(WLAN)是未來移動通信系統的重要組成部分。由于擺脫了有線連接的束縛，無線局域網具有移動性好、成本低以及網絡傳輸故障少等諸多優點，得到了越來越廣泛的發展與應用。正交頻分復用(OFDM)技術具有抗多徑衰落，頻譜利用率高等優點，特別適合于無線環境下的高速數據傳輸，是高速無線局域網的首選技術之一。從IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM為基礎。隨著OFDM技術的普及以及下一代通信技術對OFDM的青睞，研究與實現應用于無線局域網的OFDM關鍵技術具有一定的意義。本文首先介紹了WLAN的基本概念及相關協議標準和OFDM系統的工作原理，并描述了基于IEEE802，11a和IEEE802.11n標準的OFDM系統的數據幀結構以及系統參數。文中對OFDM傳輸系統的關鍵算法進行了詳細的研究。然后以Xilinx公司的ISE10.1為軟件平臺，利用VHDL描述的方式，并以FPGA(現場可編程門陣列)芯片SPARTAN-3E為硬件平臺，研究實現了適用于IEEE802.11a和IEEE802.11n的64點16bits復數塊浮點結構的FFT模塊，(2，1，7)卷積編碼和維特比譯碼模塊，以及分組檢測和符號定時模塊，并進行了仿真、綜合、下載驗證等工作。

標簽： OFDM FPGA 無線局域網

上傳時間： 2013-06-25

上傳用戶：cee16
基于FPGA的多通道DMA控制器的IP核設計.rar

當前，隨著電子技術的飛速發展，智能化系統中需要傳輸的數據量日益增大，要求數據傳送的速度也越來越快，傳統的數據傳輸方式已無法滿足目前的要求。在此前提下，采用高速數據傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐，設計DMA控制器的總體結構。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優先級管理模塊中提出了動態優先級端口響應機制；在傳輸模塊中采用狀態機的設計思想設計多個通道的數據傳輸。通過各模塊問題的解決及新方法的采用，最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩定。

標簽： FPGA DMA 多通道

上傳時間： 2013-05-16

上傳用戶：希醬大魔王

<samp id="rsyhh"></samp>